Статья

Название статьи ВЕКТОРНЫЙ ПОТОКОВЫЙ ПРОЦЕССОР: ОЦЕНКА ПРОИЗВОДИТЕЛЬНОСТИ
Автор Н.И. Дикарев, Б.М. Шабанов, А.С. Шмелев
Рубрика РАЗДЕЛ I. ПРИНЦИПЫ ПОСТРОЕНИЯ, АРХИТЕКТУРА И АППАРАТНАЯ БАЗА СУПЕРКОМПЬЮТЕРОВ
Месяц, год 12, 2014
Индекс УДК 004.27
DOI
Аннотация Производительность одного процессорного ядра не растет уже более 10 лет, и увеличение производительности суперЭВМ осуществляется за счет роста числа процессоров. Проблема поддержания высокой эффективности вычислений с ростом числа процессорных ядер в суперЭВМ актуальна сейчас и будет только обостряться в дальнейшем при переходе суперЭВМ к экзафлопсному диапазону производительности. Цель данной работы – показать, что разрабатываемый векторный процессор с архитектурой управления потоком данных (ВПП) может обеспечить не только значительно более высокую производительность по отношению к лучшим процессорам традиционной архитектуры, но и поддерживать ее при работе с мелкоструктурным параллелизмом. Моделирование времени выполнения на программе перемножения матриц при изменении числа сумматоров и умножителей в ВПП показало, что его векторная производительность может быть поднята до 256 флоп в такт.

Скачать в PDF

Ключевые слова CуперЭВМ; векторный процессор; архитектура управления потоком данных; оценка производительности; мелкоструктурный параллелизм.
Библиографический список 1. The Opportunities and Challenges of Exascale Computing // Summary Report of the ASСА committee, U.S. Department of Energy, Fall 2010.
2. Дикарев Н.И., Шабанов Б.М. Архитектура процессора и ее влияние на производительность суперЭВМ // Программные продукты и системы. – 2007. – № 2 (78). – С. 2-5.
3. Arvind and R.S.Nikhil. Executing a program on the MIT tagged-token data-flow architecture // IEEE Trans. Comput. – 1990. – Vol. C-39, № 3. – P. 300-318.
4. Manchester Dataflow Research Project. http://intranet.cs.man.ac.uk/cnc/ progects/dataflow.html.
5. Sakai S. et al. An Architecture of a Dataflow Single-Chip Processor // Proc. 16-th Ann. Symp. on Computer Architecture. – 1989. – P. 252-273.
6. Papadopoulos G.V., Traub K.R. Multithreading: A revisionist view of dataflow architectures // Proc. 18-th Ann. Symp. on Computer Architecture. – 1991. – P. 342-351.
7. Culler D.E. and Arvind. Resource requirements of dataflow programs // Proc. 15-th Ann. Symp. on Computer Architecture. – 1988. – P. 141-150.
8. The WaveScalar Architecture. http://wavescalar.sc.washington.edu.
9. TRIPS Processor Architecture. http://www.cs.utexas.edu/users/cart/trips.
10. Hake J.F. and Homberg W. The impact of memory organization on the performance of matrix calculations // Parallel Computing. – 1991. – Vol. 17, № 2/3. – P. 311-327.

Comments are closed.