Статья

Название статьи МЕТОДЫ ПОВЫШЕНИЯ ТОЧНОСТИ ОЦЕНКИ ПИКОВОГО ТОКА НА ЛОГИЧЕСКОМ УРОВНЕ НА ОСНОВЕ АНАЛИЗА ЛОГИЧЕСКИХ КОРРЕЛЯЦИЙ
Автор С.В. Гаврилов, Д.И. Рыжова, А.Л. Стемпковский
Рубрика РАЗДЕЛ II. АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ
Месяц, год 07, 2014
Индекс УДК 621.3.049.771.14
DOI
Аннотация С уменьшением технологических норм возрастают проблемы, для решения которых необходим анализ пикового тока в цепях питания, а именно резкое изменение напряжения в цепях питания (IR-drop), выбор ширины шин питания. Существующие подходы к оценке пикового тока делятся на два типа. Нижнюю и наиболее точную оценку дают методы анализа тестовых последовательностей. С другой стороны, методы суммирования максимальных токов для каждого блока схемы позволяют получить верхнюю оценку. Однако методы первого типа не могут обеспечить полноту тестового покрытия для схем с большим числом внешних входов, а методы поиска верхней оценки не гарантируют достоверность результата, так как не учитывают вариации параметров и логику работы схемы. Предлагается метод, обеспечивающий существенное по сравнению с другими известными подходами повышение точности оценки пикового тока, с учетом одновременного переключения нескольких входов вентиля, на основе анализа распространения логических ограничений в КМОП-схеме.

Скачать в PDF

Ключевые слова Статический временной анализ; сложно-функциональный блок; логические корреляции; анализ пикового тока.
Библиографический список 1. Kose S., Friedman E.G. Efficient algorithms for fast IR drop analysis exploiting locality // Integration. – 2012. – № 45. – P. 149-161.
2. Geden B. Understand and Avoid Electromigration (EM) & IR-drop in Custom IP Blocks // Synopsys Webinars. – 2011.
3. Chowdhury S., Barkatullah J.S. Estimation of maximum currents in MOS IC logic Circuits // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. – 1990. – P. 642-654.
4. Jiang Y.-M., Krstic A., Cheng K.-T. Estimation for Maximum Instantaneous Current Through Supply Lines for CMOS Circuits // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. – 2000. – P. 61-73.
5. Kriplani H., Najm F., Hajj I. Pattern Independent Maximum Current Estimation in Power and Ground Buses of CMOS VLSI Circuits: Algorithms, Signal Correlations and Their Resolution // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. – 1995. – P. 998-1012.
6. Рыжова Д.И., Гаврилов С.В., Щелоков А.Н. Анализ пикового тока на основе результатов характеризации реальных библиотек логических вентилей // Сб. трудов Международного конгресса по интеллектуальным системам и информационным технологиям – 2013. Интеллектуальные САПР. – С. 251-252.
7. Sudhakar B., Hajj N. I. Estimation of maximum current envelope for power bus analysis and design // International symposium on Physical design. – 1998.
8. Robinson J.A. A Machine-Oriented Logic Based on the Resolution Principle // J. of the ACM. – 1965. – № 12 (1). – P. 23-41.
9. Glebov A., Gavrilov S., Blaauw D. False-Noise Analysis using Logic Implications // ICCAD. – 2001. – P. 515-520.
10. Гаврилов С.В. Методы анализа логических корреляций для САПР цифровых КМОП СБИС. – М.: Техносфера, 2011. – 136 c.
11. Chang C.L., Lee R.C.T. Symbolic Logic and Mechanical Theorem Proving. – New York: Acad. Press, 1973.
12. Чень Ч., Ли Р. Математическая логика и автоматическое доказательство теорем. – М.: Наука, 1983. – 360 c.
13. Маслов С.Ю. Обратный метод установления выводимости для логических исчислений // Сб. трудов МИАН. – 1968. – Т. 98. – С. 26-87.
14. Papageorgiou D.J., Salpukas M.R. The Maximum Weight Independent Set Problem for Data Association in Multiple Hypothesis Tracking // 8th International Conference on Cooperative Control and Optimization. – 2009. – P. 235-255.
15. Brendel W., Amer M. Multiobject tracking as maximum weight independent set // IEEE Conf. on Computer Vision and Pattern Recognition. – 2011. – P. 1273-1280.
16. Loukakis E., Tsouros C. An Algorithm for the Maximum Internally Stable Set in a Weighted Graph // Intern. J. Computer Math. – 1983. – Vol. 13. – P. 117-129.
17. Shepard K.L. Design methodologies for noise in digital integrated circuits // Proc. DAC. – 1998. – P. 94-99.

Comments are closed.