Найти

Результаты поиска

• ОСОБЕННОСТИ НИЗКОВОЛЬТНЫХ ЦИФРОВЫХ СХЕМ НА ОСНОВЕ КМОП-ТЕХНОЛОГИЙ 90–20 НМ

  Б.Г. Коноплев

  174-181

  2025-10-01

  Аннотация ▼

  С целью снижения потребляемой мощности и повышения энергетической эффективности в КМОП интегральных схемах используется подпороговый режим работы транзисторов. При этом напряжение питания снижается до уровня меньше пороговых напряжений МОП-транзисторов, резко уменьшаются токи транзисторов и падает быстродействие устройств. Однако, в ряде применений значительное снижение потребляемой мощности оказывается более важным, чем низкое быстродействие. Поэтому КМОП интегральные схемы в подпороговом режиме нашли применение там, где определяющим требованием является радикальное уменьшение потребляемой мощности.
  К настоящему времени в разной степени освоения фирмами в мире используются субмикронные КМОП-технологии с минимальными проектными размерами элементов от 500 до 3 нм, причем большая часть продукции приходится на КМОП СБИС уровня 90–20 нм. В работе проведен анализ особенностей характеристик низковольтных цифровых схем на основе КМОП-технологий уровня 90–20 нм с целью выработки рекомендаций по проектированию энергоэффективных устройств на их основе. Рассмотрена методика определения ключевых параметров предиктивных моделей МОП-транзистора в подпороговом режиме. Получены выражения характеристик КМОП-инвертора в подпороговой области. Анализ результатов расчетов показывает существенное ухудшение характеристик КМОП-элементов в подпороговом режиме при уменьшении минимальных проектных размеров менее 90 нм. Это объясняется тем, что при разработке конструкции и технологии изготовления СБИС уровня 90–20 нм все меры были направлены на снижение токов утечки закрытых транзисторов в надпороговом режиме с целью уменьшения статической составляющей потребляемой мощности. Для повышения характеристик КМОП-элементов в подпороговом режиме необходимо оптимизировать конструкцию и технологию с целью снижения величин подпорогового размаха, DIBL-коэффициента и увеличения характеристического тока. Результаты могут быть полезны для разработчиков энергоэффективной аппаратуры

• МЕТОДЫ ЛОГИЧЕСКОГО РЕСИНТЕЗА ДЛЯ ТОПОЛОГИЧЕСКОГО ПРОЕКТИРОВАНИЯ МИКРОЭЛЕКТРОННЫХ СХЕМ

  Н. О. Васильев , П. И. Фролова , Г. А. Иванова , А. Н. Щелоков

  2020-11-22

  Аннотация ▼

  С уменьшением технологических норм возрастает число правил проектирования.
  Для сокращения временных затрат на проверку правил проектирования для технологий 22
  нм и ниже переходят к использованию регулярных структур в нижних слоях топологии.
  При проектировании схем на основе регулярного шаблона становится возможным совме-
  щение логического и топологического этапов проектирования. Данная задача также ак-
  туальна для проектирования схем на ПЛИС. В данной работе рассматривается метод
  структурной оптимизации логических схем на этапе топологического проектирования.
  Метод адаптирован для применения в маршруте проектирования схем с регулярными
  структурами в нижних слоях топологии, а также для ресинтеза технологических ото-
  бражений на ПЛИС. Для схем с применением регулярных структур предлагается метод
  логического синтеза в базисе элементов, для которых построены компактные топологиче-
  ские шаблоны. Это позволяет упростить этап топологического проектирования, а также
  ведет к дополнительному снижению площади проектируемого устройства. Оптимизация
  логических схем для ПЛИС проводится при помощи алгоритма моделирования отжига,
  производящего логические операции над специальной графовой моделью, учитывающей
  особенности ПЛИС. Учет особенностей различных технологий в предлагаемом методе
  позволяет добиться хороших результатов по необходимым параметрам, в частности по
  занимаемой проектируемой схемой площади.