Найти

Результаты поиска

• МЕТОДЫ ЛОГИЧЕСКОГО РЕСИНТЕЗА ДЛЯ ТОПОЛОГИЧЕСКОГО ПРОЕКТИРОВАНИЯ МИКРОЭЛЕКТРОННЫХ СХЕМ

  Н. О. Васильев , П. И. Фролова , Г. А. Иванова , А. Н. Щелоков

  2020-11-22

  Аннотация ▼

  С уменьшением технологических норм возрастает число правил проектирования.
  Для сокращения временных затрат на проверку правил проектирования для технологий 22
  нм и ниже переходят к использованию регулярных структур в нижних слоях топологии.
  При проектировании схем на основе регулярного шаблона становится возможным совме-
  щение логического и топологического этапов проектирования. Данная задача также ак-
  туальна для проектирования схем на ПЛИС. В данной работе рассматривается метод
  структурной оптимизации логических схем на этапе топологического проектирования.
  Метод адаптирован для применения в маршруте проектирования схем с регулярными
  структурами в нижних слоях топологии, а также для ресинтеза технологических ото-
  бражений на ПЛИС. Для схем с применением регулярных структур предлагается метод
  логического синтеза в базисе элементов, для которых построены компактные топологиче-
  ские шаблоны. Это позволяет упростить этап топологического проектирования, а также
  ведет к дополнительному снижению площади проектируемого устройства. Оптимизация
  логических схем для ПЛИС проводится при помощи алгоритма моделирования отжига,
  производящего логические операции над специальной графовой моделью, учитывающей
  особенности ПЛИС. Учет особенностей различных технологий в предлагаемом методе
  позволяет добиться хороших результатов по необходимым параметрам, в частности по
  занимаемой проектируемой схемой площади.

• ЛОГИЧЕСКИЙ РЕСИНТЕЗ КОМБИНАЦИОННЫХ СХЕМ ДЛЯ ПОВЫШЕНИЯ СБОЕУСТОЙЧИВОСТИ

  Н.О. Васильев , М.А. Заплетина , Г. А. Иванова , А.Н. Щелоков

  2020-11-22

  Аннотация ▼

  При функционировании микроэлектронных устройств в условиях космоса необходимо
  учитывать внешние воздействия. Работа устройства в подобных условиях затрудняется
  негативным влиянием радиационного излучения на электронные компоненты схемы. Воз-
  действие тяжелых заряженных частиц приводит к одиночным сбоям логических элемен-
  тов, из-за чего логика работы устройства может быть нарушена. В связи с этим при
  проектировании электронных схем, которые будут использоваться в космических аппара-
  тах, необходимо выполнение повышенных требований к устойчивости интегральных схем
  (ИС) к одиночным сбоям. По мере уменьшения технологических норм проектирования ИС
  проблема сбоеустойчивости становится актуальной и для изделий микроэлектроники
  гражданского применения. Решение данной задачи обычно осуществляется методами ап-
  паратной защиты, к которым относятся методы помехоустойчивого кодирования, мето-
  ды резервирования, а также методы логической защиты. В данной статье рассматрива-
  ются методы оценки устойчивости ИС к одиночным сбоям в логических элементах, а
  также основные методы защиты схем. В работе предлагается техника ресинтеза логиче-
  ских комбинационных схем, использующая логические ограничения, выводимые с помощью
  метода резолюций, для оценки устойчивости к одиночным сбоям. В ходе ресинтеза предла-
  гается использовать методы логической защиты уязвимых участков схемы, что не влечет
  ощутимого роста занимаемой устройством площади, свойственного методам резервиро-
  вания и помехоустойчивого кодирования.