СРАВНИТЕЛЬНЫЙ АНАЛИЗ ДВУХ- И ОДНОКАСКАДНЫХ BJT-JFET ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ
Аннотация
Рассмотрены операционные усилители с разным количеством усилительных каска-
дов, реализованные на комплементарных биполярных транзисторах и входных полевых
транзисторах, с управляющим p-n-переходом. Для элементов базового матричного кри-
сталла МН2ХА031 приведены оригинальные электрические схемы трех вариантов усили-
телей (OAmp11.3, OAmp12, OAmp14), содержащих одинаковый блок смещения статическо-
го режима и выходной каскад. Схема OApm11.3 содержит входной дифференциальный
каскад в виде «перегнутого» каскода на p-JFET и промежуточный усилительный каскад на
биполярных транзисторах. Операционный усилитель OAmp12 включает входной сдвоенный
истоковый повторитель на p-JFET и «перегнутый» каскод на комплементарных биполяр-
ных транзисторах. Схема ОAmp14 реализована на основе сдвоенных истоковых повтори-
телях на p-JFET и высокоточном преобразователе напряжение-ток на комплементарных
биполярных транзисторах в промежуточных каскадах. Представленные электрические
схемы характеризуются малым напряжением смещения нуля, сравнительно большим ко-
эффициентом усиления по напряжению и могут использоваться для применения в аппара-
туре специального и двойного назначения. При проектировании ОУ на базовом матричном
кристалле МН2ХА031 проводился поиск компромиссного сочетания входного тока, уровня
шумов и коэффициента усиления по напряжению, причем особое внимание уделялось выбо-
ру режима работы входных JFET. Исследованы возможности создания схем с одним уси-
лительным каскадом, которые обычно обеспечивают меньший уровень шумов, простую
частотную коррекцию и большую полосу пропускания. Для адекватного сравнения разра-
ботанных усилителей выполнено моделирование их статических и динамических парамет-
ров при одинаковом рабочем режиме идентичных по назначению схемных элементов, что
позволило сформулировать рекомендации по схемотехническому синтезу операционных
усилителей в зависимости от требуемого сочетания параметров. При оптимизации ре-
жима работы транзисторов «перегнутого» каскода с входными JFET были использованы
рекомендации, заключающиеся в необходимости увеличения крутизны входных JFET тран-
зисторов и падения напряжения на эмиттерных резисторах источников опорного тока.
Литература
V.E. Proektirovanie analogovykh mikroskhem dlya ekstremal'nykh usloviy ekspluatatsii na
osnove bazovogo matrichnogo kristalla MN2KHA031 [Designing analog microcircuits for extreme
operating conditions on the master slice array crystals MH2XA031], Problemy
razrabotki perspektivnykh mikro i nanoelektronnykh sistem (MES) [Problems of development
of advanced micro and nanoelectronic systems (MNS)], 2021, No. 2, pp. 37-46.
2. Prokopenko N.N., Dvornikov O.V., Zhuk A.A. A Family of High-Speed Voltage Repeaters and
Output Stages of Analog Chips Based on Radiation-Resistant Analog Master Slice Array Crystals
MH2XA030/031, 2023 25th International Conference on Digital Signal Processing and
its Applications (DSPA). IEEE, 2023, pp. 1-5.
3. Dvornikov O.V., Chekhovskiy V.A., Prokopenko N.N., Galkin Ya.D., Kunts A.V., Chumakov
V.E. Bystrodeystvuyushchie shirokopolosnye operatsionnye usiliteli na bazovom matrichnom
kristalle [Fast wide-band operational amplifiers on themaster slice array], Izvestiya vuzov.
Elektronika [Izvestiya vuzov. Electronics], 2023, Vol. 28, No. 1, pp. 96-111.
4. Carter B., Mancini R. Op Amps for Everyone. 5th ed. Elsevier. Newnes, 2017, 486 p. ISNB:
978-0-12-811648-7.
5. Dostal J. Operational Amplifier, Studies in electrical and electronic engineering 4. Elsevier.
1981, 488 p.
6. Tsegaye Menberu Genzebu. Design of High Gain and High Slew Rate Two-Stage CMOS Operational
Amplifier for Medical Instrumentation, PREPRINT (Version 1) available at Research
Square. July 2023, 13 p.
7. Wyers E.J. Accurate Geometric Programming-Compatible Slew Rate Modeling for Two-Stage
Operational Amplifier Design Optimization, IEEE Asia Pacific Conference on Circuits and
Systems (APCCAS). Shenzhen, China, 2022, pp. 185-189. DOI: 10.1109/APCCAS55924.
2022.10090335.
8. Sivakumari K., Srinivasulu A., Venkata Reddy V. A high slew rate, low voltage CMOS class-
AB amplifier, International Conference on Applied Electronics. Czech Republic, 2014,
pp. 267-270. DOI: 10.1109/AE.2014.7011717.
9. Tripathy D., Bhadra P. A High Speed Two Stage Operational Amplifier with High CMRR,
3rd IEEE International Conference on Recent Trends in Electronics, Information & Communication
Technology (RTEICT). Bangalore, India, 2018, pp. 255-259. DOI:
10.1109/RTEICT42901.2018.9012268.
10. Yavari M., Maghari N., Shoaei O. An accurate analysis of slew rate for two-stage CMOS
opamps, IEEE Transactions on Circuits and Systems II: Express Briefs, 2005, Vol. 52, No. 3,
pp. 164-167. DOI: 10.1109/TCSII.2004.842058.
11. Parthipan A., Krishna K.L., Kumar V.N., Hareesh C., Raviteja B. and Varshath C.V. A High
Performance CMOS Operational Amplifier, 3rd International Conference on Computing
Methodologies and Communication (ICCMC). Erode, India, 2019, pp. 702-706. DOI:
10.1109/ICCMC.2019.8819641.
12. Kavyashree C.L., Hemambika M., Dharani K., Naik A.V. and Sunil M.P. Design and implementation
of two stage CMOS operational amplifier using 90nm technology, International
Conference on Inventive Systems and Control (ICISC). Coimbatore, India, 2017, pp. 1-4. DOI:
10.1109/ICISC.2017.8068601.
13. Snoeij M.F., Ivanov M.V. A 36V JFET-input bipolar operational amplifier with 1μV/°C maximum
offset drift and − 126dB total harmonic distortion, IEEE International Solid-State Circuits Conference.
San Francisco, USA, 2011, pp. 248-250. DOI: 10.1109/ISSCC.2011.5746305.
14. Davis W. and Vyne R. A monolithic P-channel JFET QUAD operational amplifier, IEEE International
Solid-State Circuits Conference. Digest of Technical Papers. San Francisco, USA.
1984, pp. 288-289. DOI: 10.1109/ISSCC.1984.1156588.
15. Snoeij M. A 36V 48MHz JFET-Input Bipolar Operational Amplifier with 150μV Maximum
Offset and Overload Supply Current Control, ESSCIRC 2018 - IEEE 44th European Solid
State Circuits Conference (ESSCIRC). Dresden, Germany, 2018, pp. 290-293. DOI:
10.1109/ESSCIRC.2018.8494262.
16. Close J.P., Counts L.W. A 50-fA junction-isolated operational amplifier, IEEE Journal of
Solid – State Circuits., 1988, 23 (3), pp. 843-851. DOI: 10.1109/4.328.
17. Riemer D.W. An 10 nV/square root Hz JFET input precision operational amplifier, Proceedings
on Bipolar Circuits and Technology Meeting. Minneapolis, USA, 1990, pp. 223-225.
DOI: 10.1109/BIPOL.1990.171168.
18. Polonnikov D.E. Operatsionnye usiliteli. Printsipy postroeniya, teoriya, skhemotekhnika [Operational
amplifiers. Principles of construction, theory, circuitry]. Mosscow: Energoatomizdat,
1983, 216 p.
19. Dvornikov O.V., Chekhovskiy V.A., Galkin Ya.D., Kunts A.V. Programmiruemye
bystrodeystvuyushchie operatsionnye usiliteli dlya apparatury spetsial'nogo i dvoynogo
naznacheniya [Programmable fast operational amplifiers for special and dual-purpose equipment],
10-ya Mezhdunarodnaya nauchnaya konferentsiya po voenno-tekhnicheskim
problemam, problemam oborony i bezopasnosti, ispol'zovaniya tekhnologiy dvoynogo
naznacheniya: sbornik nauchnykh statey, Gosudarstvennyy voenno-promyshlennyy komitet
Respubliki Belarus' [10th International Scientific Conference on Military and Technical Problems,
Defense and Security Problems, Use of Dual-Use Technologies: collection of scientific
articles, State Military-Industrial Committee of the Republic of Belarus]. Minsk: CHetyre
chetverti, 2023, pp. 169-172.
20. Ramirez-Angulo J., Holmes M. A simple technique to significantly enhance slew rate and
bandwidth of one-stage CMOS operational amplifiers, 2002 IEEE International Symposium on
Circuits and Systems. Proceedings (Cat. No.02CH37353). Phoenix-Scottsdale. USA, 2002, pp.
II-II. DOI: 10.1109/ISCAS.2002.1011483.
21. Hoi Lee P.K.T. Mok. Single-point-detection slew-rate enhancement circuits for single-stage
amplifiers, 2002 IEEE International Symposium on Circuits and Systems (ISCAS). Phoenix-
Scottsdale. USA, 2002, pp. II-II. DOI: 10.1109/ISCAS.2002.1011482.
22. Aminzadeh H., Danaie M., Lotfi R. A low-power design methodology for single-stage operational
amplifiers, International Conference on Design and Test of Integrated Systems in
Nanoscale Technology. Tunis, Tunisia, 2006, pp. 62-67. DOI: 10.1109/DTIS.2006.1708694.
23. Close Santos. A JFET input single supply operational amplifier with rail-to-rail output, 1993
Proceedings of IEEE Bipolar/BiCMOS Circuits and Technology Meeting. Minneapolis, USA,
1993, pp. 149-152. DOI: 10.1109/BIPOL.1993.617487.
24. Dvornikov O.V., Tchekhovsci V.A., Prokopenko N.N., Pakhomov I.V. Reducing noises of highspeed
Bi-JFET charge-sensitive amplifiers during schematic design, IOP Conf. Series: Materials
Science and Engineering, 2020, 862, pp. 8. DOI:10.1088/1757-899X/862/2/022068.
25. Bowers D.F., Wurcer S.A. Recent developments in bipolar operational amplifiers, Proceedings
of the 1999 Bipolar/BiCMOS Circuits and Technology Meeting, 1999, pp. 38-45. DOI:
10.1109/BIPOL.1999.803521.
