АВТОМАТИЧЕСКАЯ РАССТАНОВКА ТРИГГЕРОВ СИНХРОНИЗАЦИИ ПРИ СИНТЕЗЕ ПАРАЛЛЕЛЬНЫХ ПРОГРАММ ДЛЯ РЕКОНФИГУРИРУЕМЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

  • С. А. Дудко ООО "НИЦ супер-ЭВМ и нейрокомпьютеров"
  • И.И. Левин Южный федеральный университет
Ключевые слова: Оптимизирующий синтезатор, программируемые логические интегральные схемы, реконфигурируемые вычислительные системы

Аннотация

В настоящее время одной из проблем, возникающих при решении прикладных задач на программируемых логических интегральных схемах, является необходимость выравнивания (синхронизации) цифровых сигналов по фронтам для устойчивой (стабильной) работы вычислительной схемы. Существующие подходы к решению данной проблемы имеют ряд недостатков – требуют большего количества аппаратного ресурса или значительно уве-личивают время разработки. Для эффективного решения этой проблемы необходимо объе-динить в одном методе преимущества существующих систем (получить гарантированное решение в сжатые временные сроки) и при этом избавиться от их недостатков. В данной работе рассматривается возможность реализации такого метода – метода автомати-ческой расстановки триггеров синхронизации. В основе предложенного метода лежит учет коэффициента максимального ветвления при расстановке триггеров синхронизации, так как существующие средства автоматизированного проектирования не могут спра-виться с синтезом задач, имеющих высокий коэффициент ветвления элементов, при за-полнении кристалла, близком к максимальному (80–90 %). Основной задачей разработанно-го метода является соблюдение баланса между устойчивой работой схемы и оптимизаци-ей занимаемого аппаратного ресурса, требующегося для синхронизации сигналов. Предла-гаемый метод был реализован в многокристальном синтезаторе схемотехнических реше-ний Fire!Constructor, который является частью среды проектирования COLAMO, позво-ляющей создавать эффективные параллельные программы с производительностью, близ-кой к производительности решений, полученных при программировании с использованием языков описания аппаратуры. Оценка эффективности полученного решения проводилась на задачах из области линейной алгебры, цифровой обработки сигналов, а также символь-ной обработки данных. Применение предложенного метода позволило получить решения, которые были успешно синтезированы с помощью средств автоматизированного проек-тирования Xilinx Vivado 2018.2 на частотах в диапазоне от 250 до 400 МГц. В результате проведенных исследований было выявлено, что применение разработанного метода приво-дит к сокращению времени на разработку и тестирование программ для РВС при решении прикладных задач от нескольких дней (2–3) при ручной расстановке триггеров (из-за необ-ходимости перетрансляции решений средствами САПР), до нескольких (1–2) минут. При этом суммарный аппаратный ресурс не более чем на 5 % превышает ресурс, получаемый при ручной (условно оптимальной) расстановке.

Литература

1. Kalyaev I.A., Levin I.I., Semernikov E.A., Shmoylov V.I. Rekonfiguriruemye mul'tikonveyernye vychislitel'nye struktury [Multiconference reconfigurable computing structure]. Rostov-on-Don: Izd-vo YuNTS RAN, 2008, pp. 197-206.
2. Compton K. Reconfigurable Computing: A Survey of Systems and Software, ACM Computing Surveys, June 2002, Vol. 34, No. 2, pp. 171-210.
3. Dordopulo A.I., Kalyaev I.A., Levin I.I., Semernikov E.A. Semeystvo mnogoprotsessornykh vychislitel'nykh sistem s dinamicheski perestraivaemoy arkhitekturoy [Family of multiproces-sor computing systems with dynamically tunable architecture], Mnogoprotsessornye vychislitel'nye i upravlyayushchie sistemy: Mater. nauchno-tekhnicheskoy konferentsii [Multi-processor computing and control systems: Proceedings of the scientific and technical confer-ence]. Taganrog, 2007, pp. 11-17.
4. Kalyaev A.V. Modul'no-narashchivaemye mnogoprotsessornye sistemy so strukturno-protsedurnoy organizatsiey vychisleniy [Modular-scalable multiprocessor system with struc-tural-procedural organization of computing]. Moscow: Yanus-K, 2003, 380 p. 5. Botros N. HDL with digital design. VHDL and Verilog. Mercury Learning & Information, 2015, 750 p. 6. David F. Bacon, Rodric Rabbah, Sunil Shukla. FPGA Programming for the Masses, Commu-nications of the ACM, 2013, Vol. 56, Issue 4, pp. 56-63.
7. Levin I.I., Dordopulo A.I., Kalyaev I.A., Doronchenko Yu.I., Raskladkin M.K. Sovremennye vysokoproizvoditel'nye vychislitel'nye sistemy s rekonfiguriruemoy arkhitekturoy na osnove PLIS Xilinx Virtex-7 i Virtex UltraScale [Modern high-performance computing systems with reconfigurable architecture based on XILINX Virtex-7 and Virtex UltraScale FPGAs], Tr. Mezhdunarodnoy konferentsii "Superkomp'yuternye dni v Rossii" Moskva, 28-29 sentyabrya 2015 g. [Proceedings of the international conference "Supercomputing days in Russia" Mos-cow, September 28-29, 2015]. Moscow: Izd-vo MGU, 2015, pp. 435-446.
8. Guzik V.F., Levin I.I., Safronov O.O. Yazyk programmirovaniya vysokogo urovnya dlya mnogoprotsessornoy sistemy s programmiruemoy arkhitekturoy [A high-level programming language for a multiprocessor system with a programmable architecture], Sb.: «Raspredelennaya obrabotka informatsii» [Collection: "Distributed information processing"]. Novosibirsk, 1991, pp. 13.
9. Levin I.I., Dordopulo A.I., Kovalenko V.B., Gudkov V.A., Gulenok A.A. Sredstva programmirovaniya rekonfiguriruemykh vychislitel'nykh sistem na osnove PLIS VIRTEX-7 s ispol'zovaniem soft-arkhitektur [Software for reconfigurable computing systems based ON Virtex-7 FPGAs using soft architectures], Vestnik YuUrGU. Seriya “Vychislitel'naya matematika i informatika” [Bulletin of the South Ural State University. Series “Computational Mathematics and Software Engineering”], 2015, No. 4:2, pp. 20-32.
10. Levin I.I., Gudkov V.A. Rasshirenie yazyka vysokogo urovnya COLAMO dlya programmirovaniya rekonfiguriruemykh vychislitel'nykh sistem na urovne logicheskikh yacheek PLIS [Extension of the COLAMO high-level language for programming reconfigura-ble computing systems at the level of logical cells of the FPGA], Vestnik komp'yuternykh i informatsionnykh tekhnologiy [Bulletin of computer and information technologies], 2010, No. 12, pp. 10-17.
11. Gudkov V.A. Translyator modifitsirovannogo yazyka programmirovaniya vysokogo urovnya s neyavnym opisaniem parallelizma dlya rekonfiguriruemykh vychislitel'nykh sistem: dis. … kand. tekh. nauk [Translator of a modified high-level programming language with an implicit description of parallelism for reconfigurable computing systems: cand. of eng. sc. diss.]. Ta-ganrog, 2010, 150 p.
12. Levin I.I., Dordopulo A.I. i dr. Sovremennye i perspektivnye vysokoproizvoditel'nye vychislitel'nye sistemy s rekonfiguriruemoy arkhitekturoy [Modern and promising high-performance computing systems with reconfigurable architecture], Vestnik YuUrGU. Seriya “Vychislitel'naya matematika i informatika” [Bulletin of the South Ural State University. Se-ries “Computational Mathematics and Software Engineering”], 2015, No. 4:3, pp. 24-49.
13. Gulenok A.A. Sintezator strukturnykh parallel'nykh prikladnykh programm dlya mnogokristal'nykh rekonfiguriruemykh vychisliteley: dis. … kand. tekh. nauk [Synthesizer of structural parallel applications for multi-chip reconfigurable computers: cand. of eng. sc. diss.]. Taganrog, 2011, pp. 8-9.
14. Guzik V.F., Kalyaev I.A., Levin I.I. Rekonfiguriruemye vychislitel'nye sistemy: ucheb. posobie [Reconfigurable computing systems: a textbook], ed. by I.A. Kalyaeva. Rostov-on-Don: Izd-vo YuFU, 2016, 472 p.
15. Lekhin S.N. Skhemotekhnika EVM [The circuitry of the computer]. Saint Petersburg: BKhV-Peterburg, 2010, 672 p.
16. Shah R. Glitch Analysis and Reduction in Digital Circuits, International Journal of VLSI de-sign & Communication Systems (VLSICS), August 2016, Vol. 7, No. 4, pp. 47-55.
17. Kulibaba A.Ya., Ogurtsov A.A. Kontrol' zaderzhek rasprostraneniya signalov v programmiruemykh logicheskikh integral'nykh skhemakh [Control of signal propagation de-lays in programmable logic integrated circuits], Raketno-kosmicheskoe priborostroenie i informatsionnye sistemy [.Rocket and space instrumentation and information systems], 2014, No. 1:3, pp. 42-47. 18. Maxfield C. The Design Warrior's Guide to FPGAs: Devices, Tools and Flows. Publisher: Newnes, 2004, 542 p.
19. Zia R., Rao M., Aziz A., Akhtar P. Efficient utilization of FPGA using LUT-6 Architecture, Applied Mechanics and Materials, 2013, Vol. 241-244, pp. 2548-2554.
20. Voevodin V.V., Voevodin Vl.V. Parallel'nye vychisleniya [Parallel computation]. Saint Peters-burg: BKhV-Peterburg, 2002.
Опубликован
2020-05-02
Выпуск
Раздел
РАЗДЕЛ. III. УПРАВЛЕНИЕ В РАСПРЕДЕЛЕННЫХ И СЕТЕВЫХ СИСТЕМАХ