Найти

Результаты поиска

• МЕТОД ГЕНЕРАЦИИ ТОПОЛОГИЧЕСКИХ ОГРАНИЧЕНИЙ ВЫЧИСЛИТЕЛЬНЫХ СТРУКТУР ДЛЯ РЕКОНФИГУРИРУЕМЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ

  А.А. Диченко , И. И. Левин , Д.А. Сорокин

  33-46

  2025-12-30

  Аннотация ▼

  Для реконфигурируемых вычислительных систем на базе ПЛИС эффективными прикладными программами являются параллельно-конвейерные программы, обеспечивающие реальную производительность более 50% от пиковой. Статья посвящена решению проблемы сокращения времени их разработки. Вычислительные структуры таких программ используют большой объём вычислительного ресурса ПЛИС, функционирующих на  высокой тактовой частоте. Однако одновременная максимизация объёма задействованного ресурса ПЛИС и тактовой частоты находится в некотором противоречии, поскольку при большом заполнении снижается вариативность размещения функциональных узлов вычислительных структур и коммутационная матрица ПЛИС при трассировке информационных каналов между ними не обеспечивает требуемых характеристик по времени  распространения сигналов. Более того в современных САПР алгоритмы размещения и трассировки учитывают только архитектурные и геометрические особенности ПЛИС. Поэтому при использовании большого числа специализированных примитивов, вариативность размещения которых крайне мала, достижение высоких тактовых частот в автоматическом режиме синтеза практически невозможно. Для решения этой проблемы также необходимо учитывать информационные зависимости между функциональными узлами вычислительных структур, но характер информационных зависимостей решаемых задач различных предметных областей может существенно отличаться. Поэтому разработчики вынуждены каждый раз вручную размещать на ПЛИС функциональные узлы путём создания скриптовых инструкций топологических ограничений. Время формирования топологических ограничений для ПЛИС прежних поколений было приемлемым, поскольку они содержали, как правило, до нескольких сотен специализированных примитивов. Однако в современных ПЛИС их количество достигает нескольких тысяч и даже десятков тысяч штук, что приводит к значительному увеличению времени разработки эффективных прикладных программ. Предлагаемый метод позволяет автоматизировать процесс разработки топологических ограничений вычислительных структур. Исследования были проведены при разработке прикладных программ решения ряда задач на основе алгоритмов БПФ, AES и
  LU-разложения для реконфигурируемого компьютера «Tertius-2». В результате значительного сокращения временных затрат, обусловленных числом итераций оптимизации вычислительных структур, общее время синтеза было сокращено до трех раз