Существенный недостаток классических выходных каскадов микроэлектронных операционных усилителей, которые сегодня реализуются на основе BJT (биполярных транзисторов), CMOS (комплементарных металл-оксид-полупроводниковых транзисторов) или JFET (полевых транзисторов с управляющим p-n переходом), в том числе при их совместном использовании, состоит в том, что они характеризуются сравнительно малой скоростью нарастания выходного напряжения при воздействии импульсных входных сигналов большой амплитуды. Этот нежелательный эффект главным образом обусловлен наличием паразитных емкостей, применяемых в схеме источников опорного тока, и их выходных транзисторов. В статье рассматривается оригинальный и эффективный схемотехнический прием, обеспечивающий форсирование процесса перезаряда паразитных емкостей, который используется в выходных каскадах, реализуемых в многочисленных патентах ведущих микроэлектронных фирм мира. Введение в исходные схемы специальной дифференцирующей цепи коррекции переходного процесса, а также различные варианты ее практической реализации рассматриваются впервые. Схемотехника таких выходных каскадов защищена патентом Российской Федерации. Разработаны и исследованы четыре различные модификации буферных усилителей, которые ориентированы на применение в современных технологических процессах, которые реализованы на кремниевых BJT или CMOS транзисторах, а также на арсенид-галлиевых n-JFET и p-n-p биполярных транзисторах. Приводятся примеры компьютерного моделирования статических режимов, а также переходных процессов, которые наглядно демонстрируют значительное повышение максимальной скорости нарастания выходного напряжения (более чем на один-три порядка). Предлагаемые перспективные схемотехнические решения для GaAs транзисторов рекомендуются для практического применения в микроэлектронных устройствах, предназначенных для работы в условиях повышенных температур
