РАЗРАБОТКА СИСТЕМЫ МАССОВОГО ОБСЛУЖИВАНИЯ НА ПЛИС ДЛЯ ОБРАБОТКИ ETHERNET-ПАКЕТОВ
Аннотация
Разработана схема буферизации Ethernet-пакетов для аппаратной реализации их об- работки на базе ПЛИС. Схема спроектирована на уровне RTL на языке System Verilog в среде разработки Quartus II 13.1. Верификация и моделирование было проведено в среде ModelSim Altera. В качестве целевой платформы была выбрана ПЛИС семейства CycloneIV, располагающаяся на отладочной плате DE2-115. Особое внимание уделено мо- дулям приема и передачи данных, а также реализации аппаратной очереди (FIFO) с воз- можностью изменения ее содержимого модулем обработки. Схема является параметри- зованной, позволяет изменять глубину очереди за счет одного параметра без внесения из- менений в другие части схемы. Особенностью схемы является возможность добавления любого аппаратного модуля, осуществляющего мониторинг, обработку или шифрование сетевого трафика. Для передачи и приема пакетов применен интерфейс MII, что позволя- ет использовать любые доступные микросхемы физического уровня для приема и передачи пакетов. Устройство допускает без особых сложностей изменить входной и выходной интерфейс, что увеличивает ее универсальность. В системе не используются проприетар- ные IP ядра, что делает ее максимально переносимой на ПЛИС различных производителей. К главной особенности схемы можно отнести низкую задержку между приемом и от- правкой пакета, определяемой лишь параметрами модуля обработки. Результаты работы можно применить в ходе проектирования устройств, осуществляющих передачу данных с предварительной обработкой. Например, сетевое оборудование (коммутаторы, маршру- тизаторы), системы мониторинга и сбора данных.
