МЕТОДЫ ЛОГИЧЕСКОГО РЕСИНТЕЗА ДЛЯ ТОПОЛОГИЧЕСКОГО ПРОЕКТИРОВАНИЯ МИКРОЭЛЕКТРОННЫХ СХЕМ

Аннотация

С уменьшением технологических норм возрастает число правил проектирования. Для сокращения временных затрат на проверку правил проектирования для технологий 22 нм и ниже переходят к использованию регулярных структур в нижних слоях топологии. При проектировании схем на основе регулярного шаблона становится возможным совме- щение логического и топологического этапов проектирования. Данная задача также ак- туальна для проектирования схем на ПЛИС. В данной работе рассматривается метод структурной оптимизации логических схем на этапе топологического проектирования. Метод адаптирован для применения в маршруте проектирования схем с регулярными структурами в нижних слоях топологии, а также для ресинтеза технологических ото- бражений на ПЛИС. Для схем с применением регулярных структур предлагается метод логического синтеза в базисе элементов, для которых построены компактные топологиче- ские шаблоны. Это позволяет упростить этап топологического проектирования, а также ведет к дополнительному снижению площади проектируемого устройства. Оптимизация логических схем для ПЛИС проводится при помощи алгоритма моделирования отжига, производящего логические операции над специальной графовой моделью, учитывающей особенности ПЛИС. Учет особенностей различных технологий в предлагаемом методе позволяет добиться хороших результатов по необходимым параметрам, в частности по занимаемой проектируемой схемой площади.