СОПРЯЖЕННОЕ МОДЕЛИРОВАНИЕ БИС В САПР ПЕЧАТНЫХ УЗЛОВ
Аннотация
Виртуальное прототипирование выполняют в процессе разработки новых изделий с целью проверки проекта перед созданием физического прототипа, используя компьютерные модели. В САПР печатных узлов с этой целью используют SPICE симуляторы схем. Печатные узлы совре- менных электронных устройств построены на одной или нескольких интегральных схем (ИС) вы- сокой степени интеграции. Функционал больших интегральных схем (БИС) дополняют вспомога- тельные ИС и дискретные компоненты. В большинстве случаев требуемая эффективность обес- печивается при использовании БИС с процессорными ядрами. Поэтому симуляторы схем должны обеспечивать сопряженное моделирование аппаратных и программных средств. Приемлемыми по затратам вычислительных ресурсов являются модели БИС системного уровня. Основные дости- жения в области моделирования на системном уровне, включая сопряженное моделирование, свя- заны с разработкой самих БИС. В схемах печатных узлов они являются готовыми комплектую- щими изделиями. Эту специфику необходимо учитывать при реализации инструментов верифика- ции схем печатных узлов. Модели БИС системного уровня должны встраиваться в модель всей схемы, быть экономичными и обеспечивать требуемую точность на границе внешних выводов. Модели цифровых БИС должны достоверно отображать задержки между изменениями уровней на выводах и диагностировать нарушения синхронизации. Модели БИС должны разрабатывать пользователи САПР печатных узлов, учитывая специфику проекта. Целью исследования является поиск решений для построения моделей БИС, включающих процессорные ядра, для прототипиро- вания схем, используя OrCAD PCB Designer with PSpice. В статье рассматривается задача по- строения C/C++ модели для микроконтроллера семейства dsPIC, выполняющего обработку сиг- нала в реальном времени. Приведены пример построения модели, используя инструменты PSpice Model Editor, и результаты моделирования.
