

14. *Pomerantsev A. Metod glavnyh komponent (PCA) [Principal component method (PCA)]. Available at: <http://www.chemometrics.ru/materials/textbooks/pca.htm>, free (Accessed 09 December 2014).*
15. *Ayvazyan S.A., Buhshtaber V.M., Enyukov I.S., Meshalkin L.D. Prikladnaya statistika: Klassifikatsiya i snizhenie razmernosti [Applied statistics: Classification and reduction of dimensionality]. Moscow: Finansyi i statistika, 1989, 607 p.*
16. *Realizatsiya metoda glavnyh komponent na C# [The implementation of the method of principal components in C#]. Available at: <http://habrahabr.ru/post/146236/>, free. (Access: 04 December 2014).*
17. *Barsegyan A.A., Kupriyanov M.S., Stepanenko V.V., Kholod I.I. Tehnologii analiza dannyih: Data Mining, Visual Mining, Text Mining, OLAP [Technology data analysis: Data Mining, Visual Mining, Text Mining, OLAP]. 2nd ed. St. Petersburg: BHV-Peterburg, 2007, 384 p.*
18. *Medvedev V.S., Potemkin V.G. Neyronnye seti. MATLAB 6 [The neural network. MATLAB 6]. Moscow: DIALOG-MIFI, 2002, 496 p.*
19. *Vorontsov K.V. Nelineynaya regressiya. Mnogosloynnye neyronnye seti: Lektsiya [Multilayer neural networks: Lecture]. Available at: http://shad.yandex.ru/lectures/machine_learning_10.xml, free (Access: 24 November 2014).*
20. *Neyronnye seti. STATISTICA Neural Networks: Metodologiya i tehnologii sovremennoogo analiza dannyh [The neural network. STATISTICA Neural Networks: Methodology and technology of modern data analysis]. 2nd ed. Moscow: Goryachaya liniya – Telekom, 2008, 392 p.*

Статью рекомендовал к опубликованию д.т.н., профессор В.П. Карелин.

Алхасов Станислав Сергеевич – Южный федеральный университет; e-mail: alkhasov@sfedu.ru; 347928, г. Таганрог, пер. Некрасовский, 44; тел.: 89081936793; кафедра информационно-аналитических систем безопасности; аспирант.

Целых Александр Николаевич – e-mail: ant@sfedu.ru; кафедра информационно-аналитических систем безопасности; д.т.н., заведующий кафедрой.

Alkhasov Stanislav Sergeevich – Southern Federal University; e-mail: alkhasov@sfedu.ru; 44, Nekrasovsky, Taganrog, 347928, Russia; phone: +79081936793; the department of information system security; postgraduate student.

Tselykh Alexandr Nikolaevich – e-mail: ant@sfedu.ru; the department of information system security; dr. of eng. sc., head of department.

УДК 681.5:681.3(075.8)

Н.В. Бутырлагин, Н.Н. Прокопенко, Н.И. Чернов, В.Я. Югай

СИНТЕЗ ДВОИЧНЫХ ТРИГГЕРОВ В АППАРАТЕ ЛИНЕЙНОЙ АЛГЕБРЫ*

Наряду с булевой алгеброй в качестве математического аппарата логического синтеза цифровых структур возможно применение и других типов алгебр. В качестве альтернативного математического аппарата предлагается линейная алгебра – алгебраическая структура $A \rightarrow \langle A; +, \cdot, \theta; P \rangle$, где $P \rightarrow \langle P; +, \cdot, 0, 1 \rangle$ – поле, θ – нулевой вектор, $A \rightarrow \langle A; +, \cdot, \theta; P \rangle$ – векторное (линейное) пространство над полем P . Базовым множеством этой структуры является множество векторов линейного пространства соответствующей размерности. При этом множество булевых векторов является подмножеством пространства векторов линейного пространства. Достоинствами линейной алгебры являются упрощение схемотехники цифровых структур, улучшение их технических и эксплуатационных характеристик. Рассмотрены возможности применения аппарата линейной алгебры для синтеза двузначных триггерных структур. Показана линейно-алгебраическая интерпретация двузначных логических функций посредством линейных операций. В каче-

* Подготовлено в рамках Госзадания № 2014/38-2014 г. Минобрнауки РФ.

стве базовой операции для формирования базисных векторов выбрана операция усеченной разности. Факторами ее выбора является схемотехническая простота ее реализации, т.е. минимальный объем аппаратуры. Описан метод логического синтеза логических элементов триггерных структур на основе аппарата линейной алгебры. На основе результатов логического синтеза предложены линейные структурные решения элементов памяти триггерных структур и триггеров простейших типов. Предложена схемотехническая реализация триггеров на основе биполярных транзисторов. Проведено моделирование двоичного элемента памяти, приведены схема моделирования, временные диаграммы работы элемента памяти, а также оценки влияния различных дестабилизирующих факторов на качество функционирования элемента памяти.

Линейный логический синтез; гибридный базис; разностное представление логических функций; неклассический синтез; булево линейное пространство.

N.V. Butyrlagin, N.N. Prokopenko, N.I. Chernov, V.Y. Yugay

THE SYNTHESIS OF BINARY FLIP-FLOP CIRCUITS IN LINEAR ALGEBRA

Some other types of algebras can be used instead of Boolean algebra as a mathematical apparatus for logic synthesis of digital structures. The linear Algebra – algebraic structure $A \rightarrow \langle A; +, \cdot, \theta; P \rangle$, in which $P \rightarrow \langle P; +, \cdot, 0, 1 \rangle$ – field, θ – zero vector and $A \rightarrow \langle A; +, \cdot, \theta; P \rangle$ – vector (linear) space over a field P is proposed as an alternative mathematical apparatus. Set of vectors of the corresponding dimension for the linear space is a basic set of this structure. In this case the set of Boolean vectors is a subset of the space vectors for a linear space. The simplification of the digital structures circuitry, improving their technical and operational characteristics are advantages of linear algebra. The possibility of using the linear algebra apparatus for synthesis of the binary trigger structures is considered in this paper. The linear-algebraic interpretation of binary logic functions by linear operations is shown. The truncation difference is chosen as the basic operation for forming basis vectors. The simplicity of circuit implementation, ie minimum hardware is the selection factor. The synthesis method for the logic elements of the flip-flop structures, based on linear algebra, is described. The linear elements of memory structures and the simplest type of the flip-flops, which are based on the results of logic synthesis solutions, are proposed. The implementations of the flip-flop circuits, based on bipolar transistors, are proposed. The simulation of a binary memory cells are given, the simulation circuits, timing diagrams of the memory cells, as well as assessing the impact of various destabilizing factors on the quality of the memory cell operation are presented.

Linear logic synthesis; hybrid basis; differential representation of logic functions; non-classical synthesis; Boolean linear space.

Введение. Последовательностные структуры (триггерные устройства) являются широко применяемыми элементами устройств вычислительной техники и систем автоматического управления. Их технические характеристики определяются состоянием развития микроэлектроники и, как считается [1], к настоящему времени исчерпали возможности своего дальнейшего совершенствования в рамках существующего подхода к синтезу традиционной элементной базы.

Одним из возможных направлений улучшения технических параметров цифровых структур при современном состоянии развития технологии является повышение значности [2], т.е. переход к многозначной элементной базе. Факторами повышения эффективности многозначной элементной базы являются, например, уменьшение количества переносов при выполнении арифметических операций, увеличение диапазона значений цифр, хранимых в ячейке памяти, повышение информативности (следовательно, уменьшение количества) линий связей в кристалле и т.д.

Постановка задачи. Авторами настоящей работы предложена новая базовая концепция линейного логического синтеза цифровых IP-блоков произвольной значности [3–5]. В развитие этой концепции настоящая работа посвящена применению этой концепции к разработке методологии линейного синтеза нелинейных цифровых схем. Наиболее применяемыми из них являются различные триггерные схемы (RS-,

D-, T-, JK-триггеры) и устройства на их основе. В свою очередь, их общим компонентом является элемент памяти. Поэтому, в первую очередь, целью работы является разработка методологии логического синтеза двузначных элементов памяти.

Логический синтез элементов памяти. Для синтеза двузначных элементов памяти в булевой алгебре используются логические операции $y = x_1 | x_2 = \overline{x_1 x_2}$ («штрих Шеффера») или $y = x_1 \downarrow x_2 = \overline{x_1 \vee x_2}$ («стрелка Пирса») [6]. На основе первой операции проектируются триггерные схемы с управлением уровнем «лог. 0», на основе второй – с управлением уровнем «лог. 1». Рассмотрим линейный синтез элементов памяти на основе операции «штрих Шеффера».

Базовым элементом двузначного элемента памяти в этом случае является двухвходовой логический элемент И-НЕ, показанный на рис. 1.




Рис. 1. Функциональное обозначение логического элемента И-НЕ

Функциональная схема элемента памяти на его основе приведена на рис. 2.




Рис. 2. Функциональная схема двузначного элемента памяти

Рассмотрим линейную интерпретацию этого элемента. Таблица истинности его может быть представлена табл. 1.

Таблица 1

x_0	y_0	y_1
0	0	~
1	0	1
1	1	0

Значение «лог. 0» входной переменной x_0 соответствует состоянию установки, при этом входная переменная элемента y_0 может принимать любое допустимое логическое значение, что отмечается знаком «~», а выходная переменная y_1 – значение «лог. 0». Значение «лог. 1» входной переменной x_0 соответствует состоянию хранения, при этом входная переменная y_0 и выходная переменная y_1 должны принимать противоположные логические значения. Отсюда следует, что поведение элемента может быть описано линейной логической функцией

$$y_1 = -(x_0 - y_0).$$

Линейная структурная схема реализации этой логической функции представлена на рис. 3,а,б, а ее схематехническая реализация – на рис. 4,а,б.




Рис. 3. Функциональное обозначение элемента, реализующего логическую функцию $y_1 = -(x_0 - y_0)$: а – для вытекающего тока; б – для втекающего тока




Рис. 4. Принципиальная схема реализации логической функции $y_1 = -(x_0 - y_0)$: а – для вытекающего тока; б – для втекающего тока

Структурная схема элемента отражает особенности линейной реализации цифровых структур. Использование представления логической функции с помощью алгебраических операций предполагает не логическое, а алгебраическое (количественное) представление переменных. Этот факт отображается токовым представлением входов и выходов, условно представленным треугольниками на схеме элемента. Направление треугольника соответствует направлению тока на входе или выходе («в элемент» – ток втекающий, «из элемента» – ток вытекающий). Тип сигнала на входе элемента дополнительно помечается символами «+» для втекающего и «-» – для вытекающего токов. Эти символы отражают характер участия сигналов при суммировании.

На принципиальной схеме входы вытекающих токов располагаются сверху относительно узла суммирования, а втекающие – снизу. Такое расположение соответствует введенному обозначению входных сигналов с помощью символов «+» и «-». Для изменения втекающего тока на втекающий и наоборот используются токовые инверторы, а для согласования режимов работы функциональных элементов, расположенных до и после узла суммирования – комплементарные пары транзисторов, соединенных эмиттерами.

Рассмотрим функционирование элемента по схеме рис. 4,а. Входные сигналы в виде квантов втекающего (y_0) и вытекающего (x_0) токов алгебраически суммируются в точке соединения. Направление разностного кванта тока зависит от их соотношения: при $y_0 > x_0$ разностный сигнал является втекающим, при этом открывается верхний транзистор комплементарной пары транзисторов и на выходе токового инвертора формируется квант втекающего тока y_1 ; при $y_0 \leq x_0$ разно-

стный сигнал является втекающим или нулевым, при этом открывается нижний транзистор комплементарной пары и на выходе токового инвертора квант вытекающего тока y_1 отсутствует.

Функционирование элемента по схеме рис. 4,б может быть описано аналогично с точностью до переобозначения направлений токов.

Структурные схемы элемента памяти на основе структурных схем, показанных на рис. 3, приведены на рис. 5,а,б.




Рис. 5. Структурные схемы триггеров на основе функциональных элементов:
а – для вытекающего тока; б – для втекающего тока

Состоянию хранения элемента памяти по рис. 5,а соответствует наличие квантов втекающего тока на входах x_0 и x_1 . Если при этом на выходе y_0 имеет место квант вытекающего тока, он алгебраически суммируется с квантом x_0 в первом сумматоре, и на выходе y_1 формируется токовый сигнал, равный $x_0 - y_0 = 0$, т.е. квант тока отсутствует. В отсутствие вычитаемого кванта тока на втором входе второго сумматора на выходе y_0 формируется токовый сигнал, равный $x_1 - 0 = -x_1$, тем самым подтверждается наличие выходного кванта y_0 . В отсутствие одного из квантов входных токов соответствующий выходной квант тока принимает нулевое значение, а выходной квант тока другого сумматора – единичное.

Схема элемента памяти на рис. 5,б отличается от предыдущей направлением входных квантов тока. Ее функционирование аналогично функционированию предыдущего варианта элемента памяти с точностью до переобозначения направлений квантов тока.

Из приведенного описания видно, что структуры, приведенные на рис. 5,а,б представляют собой линейные аналоги И- и ИЛИ-реализаций аналогичных элементов в булевой алгебре.

Линейная схемотехническая реализация двузначного элемента памяти, реализованная на основе этой схемы по рис. 4,а, показана на рис. 6.




Рис. 6. Линейная схемотехническая реализация двузначного элемента памяти

При единичных входных сигналах x_0, x_1 схема находится в состоянии хранения. Если, например, на выходе y_1 левого токового инвертора имеет место вытекающий квант тока, то такой же квант поступает на эмиттеры правой комплементарной пары, вычитаясь их входного тока x_1 . При этом верхний транзистор пары закрыт, следовательно, ток на выходе y_0 правого токового инвертора отсутствует. Аналогично под-держивается противоположное состояние выходных сигналов y_0, y_1 .

В режиме установки состояния при $x_0 = 0, y_0$ становится равным 0 при любом состоянии y_1 , а при $x_1 = 0, y_1 = 0$ независимо от состояния y_0 . Так же, как и в булевом триггере, одновременное поступление обоих сигналов установки $x_0 = x_1 = 0$ запрещено.

Результаты моделирования. Моделирование двузначного элемента памяти проводилось в среде Cadence на моделях элементов, соответствующих кремниевому биполярному техпроцессу компании Zarlink с проектными нормами 0.6 мкм, NPN – $F_T = 2 \div 8.5$ ГГц, $U_{кэ0} = 6$ В, $\beta \approx 160-175$; PNP – $F_T = 2 \div 8.5$ ГГц, $U_{кэ0} = 6$ В, $\beta \approx 160-170$. Схема моделирования элемента памяти показана на рис. 7,а, а принципиальная схема модели элемента памяти – на рис. 7,б. Заданное значение входных токов составляет 210 мкА.




Рис. 7. Схема моделирования элемента памяти: а – принципиальная; б – схема модели

Временная диаграмма переключения триггера приведена на рис. 8.




Рис. 8. Временная диаграмма переключения триггера

На рис. 9–11 показаны некоторые зависимости, характеризующие функционирование линейного двузначного элемента памяти. На рис. 9. приведена зависимость тока на выходе y_1 от входного тока.




Рис. 9. Зависимость тока на троичном выходе y_1 от входного тока

При изменении напряжения питания от 2,5 В до 6 В (рис. 10) выходной ток меняется на 16,1 мкА или на 8,3 %.

Как видно из графика (рис. 11) ток от температуры изменяется на 1,1 мкА или 0,54 %.




Рис. 10. Зависимость тока на выходе y_2 от напряжения питания




Рис. 11. Зависимость тока на выходе y_1 от температуры

Выводы. Приведенные результаты свидетельствуют о перспективности линейной реализации двоичных элементов памяти. Линейный режим работы транзисторов обеспечивает малое время изменения состояния, т.е. высокую скорость работы элемента. Алгебраическое суммирование сигналов обеспечивает вычитание девиаций сигналов, вызванных различными дестабилизирующими воздействиями, такими как температура, ионизирующие излучения и др. Элементы обладают высокой технологичностью, поскольку реализуются на одном типе функциональных элементов – транзисторах. В практически аналогичной схемотехнике они могут быть реализованы и в МДП-технологиях.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Melikyan V., Balabanyan A., Durgaryan A. Noise Effect Estimation and Reduction in High-Speed Voltage Controlled Oscillators // Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2013). – Rostov-on-Don, September 27–30, 2013. – P. 19-22.
2. Чернов Н.И. Основы логического синтеза цифровых структур над полем вещественных чисел. – Таганрог: ТРТУ, 2000. – 146 с.
3. Чернов Н.И. Булево линейное пространство как алгебраическая структура для логического синтеза цифровых устройств // Известия ТРТУ. – 2003. – № 1 (30). – С. 73-76.
4. Чернов Н.И. Структурный синтез цифровых устройств в булевых линейных пространствах // Известия ТРТУ. – 2003. – № 2 (31). – С. 215-220.

5. Чернов Н.И. Линейный синтез цифровых структур АСОиУ: Учебное пособие. – Таганрог: Изд-во ТРТУ, 2004. – 147 с.
6. Чернов Н.И. Эффективность применения аппарата линейных пространств в логическом синтезе цифровых структур // Труды Международных научно-технических конференций «Интеллектуальные системы (IEEE AIS'05)» и «Интеллектуальные САПР (CAD-2005)». Т. 1. – С. 420-424.
7. Чернов Н.И. Логическое проектирование цифровых структур на управляемых генераторах тока // Известия ТРТУ. – 2005. – № 11 (55). – С. 77-83.
8. Чернов Н.И. Логический синтез цифровых структур в линейных алгебрах // Материалы V Международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники». – Шахты, 2006. – С. 27-36.
9. Чернов Н.И., Югай В.Я. Неклассический синтез цифровых структур средствами аналоговой схемотехники // Материалы IX Международного научно-практического семинара «Проблемы современной аналоговой микросхемотехники». (Шахты, 1–3 ноября 2012 года). – Шахты: ФГБОУ ВПО «ЮРГУЭС», 2012.
10. Чернов Н.И., Югай В.Я. Неклассический синтез цифровых структур средствами аналоговой схемотехники // Проблемы современной аналоговой схемотехники: Сб. материалов IX Международного научно-практического семинара / Под ред. Н.Н. Прокопенко. – Шахты: Изд-во ФГБОУ ВПО «ЮРГУЭС», 2012. – С. 138-143.
11. Чернов Н.И. Эффективность применения аппарата линейных пространств в логическом синтезе цифровых структур // Труды Международных научно-технических конференций «Интеллектуальные системы (IEEE AIS'05)» и «Интеллектуальные САПР (CAD-2005)». Т. 1. – С. 420-424.
12. Чернов Н.И. Линейный подход как перспектива совершенствования цифровой элементной базы. Вопросы специальной микроэлектроники. Серия «Общие вопросы радиоэлектроники» // Научно-техн. сборник. Вып. 2. – Таганрог: ТНИИС, 2011. –С. 122-132.
13. Чернов Н.И., Югай В.Я. Особенности синтеза последовательностных цифровых структур в линейной алгебре // Известия ЮФУ. Технические науки. – 2011. – № 2 (115). – С. 51-57.
14. Прокопенко Н.Н., Чернов Н.И., Югай В.Я. Базовая концепция линейного синтеза многозначных цифровых структур в линейных пространствах // Труды конгресса по интеллектуальным системам и информационным технологиям IS&IT'13. – М.: Физматлит, 2013. – С. 284-289.
15. Прокопенко Н.Н., Чернов Н.И., Югай В.Я. Линейный логический синтез двузначных цифровых структур в линейных пространствах // Труды конгресса по интеллектуальным системам и информационным технологиям IS&IT'13. – М.: Физматлит, 2013. – С. 278-283.
16. Прокопенко Н.Н., Чернов Н.И., Югай В.Я. Базовая концепция линейного синтеза многозначных цифровых структур в линейных пространствах // Конгресс «IS&IT'13». «Интеллектуальные системы'13», «Интеллектуальные САПР-2013»: труды конференций. – М.: Физматлит, 2013. Т. 1. – С. 284.
17. Прокопенко Н.Н., Чернов Н.И., Югай В.Я. Линейный логический синтез двузначных цифровых структур в линейных пространствах // Конгресс «IS&IT'13». «Интеллектуальные системы'13», «Интеллектуальные САПР-2013»: труды конференций. – М.: Физматлит, 2013. Т. 1. – С. 278-283
18. Chernov N.I., Yugaï V.Ya., Prokopenko N.N., Butyrlagin N.V. Basic Concept of Linear Synthesis of Multi-Valued Digital Structures in Linear Spaces // Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2013), Rostov-on-Don, September 27-30, 2013. – Kharkov National University of Radioelectronics. – P. 146-149.
19. Карпенко А.С. Многозначные логики. Логика и компьютер. – М.: Наука, 1997. – Вып. 4. – 223 с.
20. Сайт по троичной логике. <http://ternarycomp.cs.msu.su/index.html>.

REFERENCES

1. Melikyan V., Balabanyan A., Durgaryan A. Noise Effect Estimation and Reduction in High-Speed Voltage Controlled Oscillators, *Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2013)*. Rostov-on-Don, September 27–30, 2013, pp. 19-22.

2. Chernov N.I. Osnovy logicheskogo sinteza tsifrovyykh struktur nad polem veshchestvennykh chisel [Fundamentals of logic synthesis of digital structures over the field of real numbers]. Taganrog: TRTU, 2000, 146 p.
3. Chernov N.I. Bulevo lineynoye prostranstvo kak algebraicheskaya struktura dlya logicheskogo sinteza tsifrovyykh ustroystv [Boolean linear space as an algebraic structure for logic synthesis of digital devices], *Izvestiya TRTU [Izvestiya TSURe]*, 2003, No. 1 (30), pp. 73-76.
4. Chernov N.I. Strukturnyy sintez tsifrovyykh ustroystv v bulevykh lineynykh prostranstvakh [Structural synthesis of digital devices in Boolean linear spaces], *Izvestiya TRTU [Izvestiya TSURe]*, 2003, No. 2 (31), pp. 215-220.
5. Chernov N.I. Lineynyy sintez tsifrovyykh struktur ASOiU: Uchebnoye posobie [Linear synthesis of the digital structures of the information processing system: a tutorial]. Taganrog: Izd-vo TRTU, 2004, 147 p.
6. Chernov N.I. Effektivnost' primeneniya apparata lineynykh prostranstv v logicheskom sinteze tsifrovyykh struktur» [Efficacy of linear spaces in the logical synthesis of the digital structures"], *Trudy Mezhdunarodnykh nauchno-tekhnicheskikh konferentsiy «Intellektual'nye sistemy (IEEE AIS'05)» i «Intellektual'nye SAPR (CAD-2005)»* [Proceedings of International scientific-technical conference "Intelligent systems (IEEE AIS'05) and" Intelligent CAD "(CAD-2005")], Vol. 1, pp. 420-424.
7. Chernov N.I. Logicheskoe proektirovaniye tsifrovyykh struktur na upravlyaemykh generatorakh toka [Logical design of digital structures on managed generators], *Izvestiya TRTU [Izvestiya TSURe]*, 2005, No. 11 (55), pp. 77-83.
8. Chernov N.I. Logicheskyy sintez tsifrovyykh struktur v lineynykh algebrakh [Logical synthesis of the digital structures in linear algebras], *Materialy V Mezhdunarodnogo nauchno-prakticheskogo seminar «Problemy sovremennoy analogovoy mikroskhemotekhniki»* [Materials of V International scientific-practical seminar "problems of modern analog micro circuitry"]. Shakhty, 2006, pp. 27-36.
9. Chernov N.I., Yugay V.Ya. Neklassicheskiy sintez tsifrovyykh struktur sredstvami analo-govoy skhemotekhniki [Non-classical synthesis of the digital structures by means of analog circuitry], *Materialy IX Mezhdunarodnogo nauchno-prakticheskogo seminar «Problemy sovremennoy analogovoy mikroskhemotekhniki». (Shakhty, 1-3 noyabrya 2012 goda)* [Materials of IX International scientific-practical seminar "problems of modern analog micro circuitry". (Shakhty, 1-3 November 2012). Shakhty: FGBOU VPO «YuRGUES», 2012.
10. Chernov N.I., Yugay V.Ya. Neklassicheskiy sintez tsifrovyykh struktur sredstvami analogovoy skhemotekhniki [Non-classical synthesis of the digital structures by means of analog circuitry], *Problemy sovremennoy analogovoy skhemotekhniki: Cb. materialov IX Mezhdunarodnogo nauchno-prakticheskogo seminar* [Problems of modern analog circuit design: proceedings of the IX International scientific-practical seminar]. Shakhty: Izd-vo FGBOU VPO «YuRGUES», 2012, pp. 138-143.
11. Chernov N.I. Effektivnost' primeneniya apparata lineynykh prostranstv v logicheskom sinteze tsifrovyykh struktur [Efficacy of linear spaces in the logical synthesis of the digital structures], *Trudy Mezhdunarodnykh nauchno-tekhnicheskikh konferentsiy «Intellektual'nye sistemy (IEEE AIS'05)» i «Intellektual'nye SAPR (CAD-2005)»* [Proceedings of International scientific-technical conference "Intelligent systems (IEEE AIS'05) and" Intelligent CAD "(CAD-2005")], Vol. 1, pp. 420-424.
12. Chernov N.I. Lineynyy podkhod kak perspektiva sovershenstvovaniya tsifrovoy elementnoy bazy. Voprosy spetsial'noy mikroelektroniki. Seriya «Obshchie voprosy radioelektroniki» [The linear approach as the prospect of improving digital element base. The special issues of microelectronics. Series "General electronics"], *Nauchno-tekhn. sbornik* [Scientific and technical collection], Issue 2. Taganrog: TNIIS, 2011, pp. 122-132.
13. Chernov N.I., Yugay V.Ya. Osobennosti sinteza posledovatel'nostnykh tsifrovyykh struktur v lineynoy algebre [Features of synthesis of sequential digital structure in linear algebra], *Izvestiya YuFU. Tekhnicheskie nauki* [Izvestiya SFedU. Engineering Sciences], 2011, No. 2 (115), pp. 51-57.
14. Prokopenko N.N., Chernov N.I., Yugay V.Ya. Bazovaya kontseptsiya lineynogo sinteza mnogoznachnykh tsifrovyykh struktur v lineynykh prostranstvakh [The basic concept of linear synthesis of multivalued digital structures in linear spaces], *Trudy kongressa po intellektual'nykh sistemam i informatsionnym tekhnologiyam IS&IT'13* [Proceedings of the Congress on intelligent systems and information technology IS&IT'13]. Moscow: Fizmatlit, 2013, pp. 284-289.

15. Prokopenko N.N., Chernov N.I., Yugay V.Ya. Lineynyy logicheskiy sintez dvuznachnykh tsifrovyykh struktur v lineynykh prostranstvakh [Linear logic synthesis two-digit numeric structures in linear spaces], *Trudy kongressa po intellektual'nym sistemam i informatsionnym tekhnologiyam IS&IT'13* [Proceedings of the Congress on intelligent systems and information technology IS&IT'13]. Moscow: Fizmatlit, 2013, pp. 278-283.
16. Prokopenko N.N., Chernov N.I., Yugay V.Ya. Bazovaya kontseptsiya lineynogo sinteza mnogoznachnykh tsifrovyykh struktur v lineynykh prostranstvakh [The basic concept of linear synthesis of multivalued digital structures in linear spaces], *Kongress «IS&IT'13». «Intellektual'nye sistemy'13», «Intellektual'nye SAPR-2013»: trudy konferentsiy* [Congress IS&IT'13. "Intelligent systems'13", "Intelligent CAD systems-2013": conference proceedings]. Moscow: Fizmatlit, 2013, Vol. 1, pp. 284.
17. Prokopenko N.N., Chernov N.I., Yugay V.Ya. Lineynyy logicheskiy sintez dvuznachnykh tsifrovyykh struktur v lineynykh prostranstvakh [Linear logic synthesis two-digit numeric structures in linear spaces], *Kongress «IS&IT'13». «Intellektual'nye sistemy'13», «Intellektual'nye SAPR-2013»: trudy konferentsiy* [Congress "IS&IT'13". "Intelligent systems'13", "Intelligent CAD systems-2013": conference proceedings]. M: Fizmatlit, 2013, Vol. 1, pp. 278-283.
18. Chernov N.I., Yugay V.Ya., Prokopenko N.N., Butyrlagin N.V. Basic Concept of Linear Synthesis of Multi-Valued Digital Structures in Linear Spaces, *Proceedings of IEEE East-West Design & Test Symposium (EWDTS'2013), Rostov-on-Don, September 27-30, 2013*. Kharkov National University of Radioelectronics, pp. 146-149.
19. Karpenko A.S. Mnogoznachnye logiki. Logika i komp'yuter [Many-valued logic. Logic and computer]. Moscow: Nauka, 1997, Issue 4, 223 p.
20. Sayt po troichnoy logike [The website on ternary logic]. Available at: <http://ternarycomp.cs.msu.su/index.html>.

Статью рекомендовал к опубликованию д.т.н., профессор Я.Е. Ромм.

Прокопенко Николай Николаевич – Шахтинский филиал ДГТУ; e-mail: prokopenko@sssu.ru; 346500, г. Шахты, ул. Шевченко, 152; тел.: 89185182266, зам. директора по научной работе.

Бутырлагин Николай Владимирович – e-mail: nbutyrlagin@mail.ru; 346500, г. Шахты, ул. Шевченко, 147; тел.: +79034320799; кафедра информационных систем и радиотехники; аспирант.

Чернов Николай Иванович – Южный федеральный университет; e-mail: chernovni@yandex.ru; 347928, г. Таганрог, пер. Некрасовский, 44; тел.: 89198883412; кафедра систем автоматического управления; профессор.

Югай Владислав Яковлевич – e-mail: yugtag@gmail.com; тел.: 89054302206; кафедра систем автоматического управления; доцент.

Prokopenko Nikolay Nikolaevich – Shaktinsky subsidiary DSTU; e-mail: prokopenko@sssu.ru; 152, Shevchenko street, Shakhty, Russia; phone: +79185182266; deputy director for science.

Butyrlagin Nikolay Vladimirovich – e-mail: nbutyrlagin@mail.ru; 147, Shevchenko street, Shakhty, 346500, Russia, phone: +79034320799; department of information systems and radioengineering; postgraduate student.

Chernov Nikolay Ivanovich – Southern Federal University; e-mail: chernovni@yandex.ru; 44, Nekrasovsky, Taganrog, 347928, Russia; phone: +79198883412; the department of automatic control systems; professor.

Yugay Vladislav Yakovlevich – e-mail: yugtag@gmail.com; phone: +79054302206; the department of automatic control systems; associate professor.