IP-ЯДРО ДЛЯ ФУНКЦИОНАЛЬНО-ОРИЕНТИРОВАННОГО ПРОЦЕССОРА С АРХИТЕКТУРОЙ VLIW-RISC

  • Н.А. Лукин Институт машиноведения Уральского отделения РАН
Ключевые слова: Функционально-ориентированные процессоры, IP-ядро, системы реального времени

Аннотация

Анализ алгоритмов систем управления реального времени показывает, что для обес-печения требуемой производительности встроенных вычислительных средств необходимо обеспечивать минимальное время реализации заранее выбранных базовых алгоритмических процедур. СБИС-реализация специализированных архитектур встроенных процессоров позволя-ет за счет аппаратной реализации таких процедур существенно минимизировать время их выполнения. Главными целями синтеза IP-ядра функционально-ориентированного процессора в этом случае являются максимально-возможное быстродействие при реализации базовой про-цедуры и минимум накладных затрат на организацию работы программ. Архитектура IP-ядра, основанная на комбинации RISC с командами класса VLIW, позволяет достичь указанных целей при реализации скалярного произведения векторов, принятого в качестве базовой процедуры. Разработано высокопроизводительное 64-разрядное процессорное ядро, которое выполняет любую операцию системы команд не более чем за один такт, обеспечивая минимальное время вычисления скалярного произведения. Это обуславливает максимально быструю реализацию алгоритмов навигации для систем управления ракетно-космической техникой и летательными аппаратами. В статье рассматриваются результаты разработки технологическое программ-ное обеспечение, предназначенное для разработки и отработки штатных программ функцио-нально-ориентированного процессора. В состав этого программного обеспечения входят спе-циализированный язык ассемблера DAPLANG, созданный на базе макрогенератора ML-1, а также специальная библиотека взаимодействия ФОП с программной средой скриптового язы-ка Lua. Приводятся результаты экспериментальных исследований ФОП с целью верификации архитектуры и системы команд.

Литература

1. Vuduc R., Czechowski K. Toward a Theory of Algorithm-Architecture Co-design, High Per-formance Computing for Computational Science - VECPAR 2012. VECPAR 2012. Lecture Notes in Computer Science. Vol 7851. Springer, Berlin, Heidelberg, 2012, pp. 4-8.
2. Czechowski K., & Vuduc R. A Theoretical Framework for Algorithm-Architecture Co-design, IEEE 27th International Symposium on Parallel and Distributed Processing, 2013, pp. 791-802.
3. Zhu Y., Samajdar A., Mattina M., & Whatmough P. Euphrates: Algorithm-SoC Co-Design for Low-Power Mobile Continuous Vision, ACM/IEEE 45th Annual International Symposium on. Computer Architecture (ISCA), 2018, pp. 547-560.
4. Lukin N.A. Sistemnoe proektirovanie funktsional'no-orientirovannykh protsessorov dlya bortovykh korrelyatsionno-ekstremal'nykh navigatsionnykh sistem [System design of function-oriented processors for on-board correlation-extreme navigation systems], Vestnik Samarskogo gosudarstvennogo aerokosmicheskogo universiteta im. akademika S.P. Koroleva [Bulletin of Samara State Aerospace University named after academician S.P. Korolev], 2009, No. 4 (20), pp. 218-236.
5. Edwards M.D. A generic hardware architecture to support the system level synthesis of digital systems, Microprocessing and Microprogramming, 1994, No. 40 (4), pp. 225-240.
6. Henessy J.L. VLSI Processor Architecture, IEEE Transactions on Computers, December 1984, Vol. c-33, No. 12, pp. 1221-1246.
7. Skiena S. Algoritmy. Rukovodstvo po razrabotke [Algorithms. Development guide]. 2nd ed.: transl. from Engl. Saint Petersburg: BKHV-Peterburg, 2011, 720 p.
8. Kolar D., Cerny S. Evolution of software for embedded systems in processor expert, Proceed-ings. 11th IEEE International Conference and Workshop on the Engineering of Computer-Based Systems, 2004, pp. 419-422.
9. Lukin N.A. Funktsional'no-orientirovannye protsessory dlya realizatsii algoritmov BINS [Functionally-oriented processors for the implementation of SINS algorithms], Giroskopiya i navigatsiya [Gyroscopy and Navigation], 2001, No. 2, pp. 40-56.
10. Lovelly T.M., Bryan D., Cheng K., Kreynin R., George A., Gordon-Ross A., Mounce G. A framework to analyze processor architectures for next-generation on-board space computing, Proceedings of 2014 IEEE Aerospace Conference, 1-8 March 2014, pp. 1-8.
11. Kuznetsov O.P. Diskretnaya matematika dlya inzhenera [Discrete Mathematics for the Engi-neer]. 3rd ed. Saint Petersburg: Izd-vo "Lan'", 2004, 400 p.
12. Lin T.J., Chao C.M., Liu C.H., Hsiao P.C., Chen S.K., Lin L.C., Liu C.W., Jen C.W. A unified processor architecture for RISC & VLIW DSP, Proceedings of the 15th ACM Great Lakes Symposium on VLSI 2005, Chicago, Illinois, USA, April 17-19, 2005, pp. 50-55.
13. Lukin N.A., Vodicheva L.V., Ponomarev I.G. Printsipy optimal'nogo proektirovaniya BINS: funktsional'no-stoimostnoy analiz realizatsii algoritmov [Principles of optimal SINS design: functional cost analysis of the implementation of algorithms], Giroskopiya i na-vigatsiya [Gyroscopy and Navigation], 2005, No. 4 (51), pp. 14-22.
14. Lookin N.A., Vodicheva L.V., Ponomarev I.G. A Miniature Precise SINS for High Maneuver-ing Moving Vehicles: Cost-Efficiency Analysis of Algorithm Realization, 11thSaint-Petersburg International Conference on Integrated Nav-igation Systems, St.-Petersburg, May 23-25, 2005, pp. 243-245.
15. Available at: https://www.intel.com/content/www/us/en/programmable/solutions/partners/ partner-profile/terasic-inc-/board/altera-de2-115-development-and-education-board.html.
16. Available at: https://docs.microsoft.com/en-us/windows/desktop/dlls/dynamic-link-libraries.
17. Tanenbaum A.S. A General-Purpose Macro Processor as a Poor Man's Compiler-Compiler, IEEE Transactions on Software Engineering. SE-2 (2), 1976, pp. 121-125.
18. Lukin N.A. Evolyutsiya spetsializirovannogo parallelizma i sistolicheskie vychisleniya v sistemakh real'nogo vremeni [The evolution of specialized parallelism and systolic calculations in real-time systems], Izvestiya VUZov. Fizika [University news. Physics], 2016, No. 8/2, pp. 65-67.
19. Ierusalimschy R. Programming in Lua. Lua.Org (August 1, 2016).
20. Available at: https://wiki.eclipse.org/LDT/User_Area/User_Guides/User_Guide_1.3.
21. Bel'skiy L.N., Deryugin S.F., Smirnov V.P., Trapeznikov M.B., Shalimov L.N. Razrabotka bortovykh tsifrovykh vychislitel'nykh sredstv FGUP «NPO avtomatiki im. akademika N.A. Semikhatova» [Development of onboard digital computing facilities of FSUE "NPO Avtomatiki im. academician N.A. Semikhatova"], Istoriya otechestvennoy elektronnoy vychislitel'noy tekhniki [History of domestic electronic computing]. Moscow: OOO Izdatel'skiy dom "Stolichnaya entsiklopediya", 2017, pp. 375-385.
Опубликован
2019-04-03
Выпуск
Раздел
РАЗДЕЛ I. ПРИНЦИПЫ ПОСТРОЕНИЯ ВЫСОКОПРОИЗВОДИТЕЛЬНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ