Статья

Название статьи МЕТОДЫ РАЗРАБОТКИ ГРАФОВЫХ МОДЕЛЕЙ РЕГУЛЯРНЫХ СТРУКТУР FINFET ТРАНЗИСТОРОВ С НЕЗАВИСИМЫМИ ЗАТВОРАМИ
Автор С. В. Гаврилов, Е. С. Карева, Д. И. Рыжова, А. Н. Щелоков
Рубрика РАЗДЕЛ IV. ВЫЧИСЛИТЕЛЬНАЯ ТЕХНИКА И ЭЛЕКТРОНИКА
Месяц, год 07, 2017
Индекс УДК 621.3.049.771.14
DOI
Аннотация С увеличением степени интеграции и уменьшением технологических размеров транзисторов в наноэлектронике сформировалось новое направление – проектирование на основе FinFET транзисторов (Fin Field Effect Transistor). За счет использования трехмерного затвора FinFET транзистора в форме плавника повышается эффективная ширина затвора при сходной площади логической ячейки. При каждом переходе к новым технологическим процессам усиливается влияние правил проектирования. Однородная топология позволяет уменьшить число ограничений и правил, которые необходимо соблюдать при проектировании, а также сократить минимальный размер топологии. В связи с этим возникает потребность в использовании регулярных структур при разработке топологии. В данной работе рассмотрены методы разработки топологии регулярных структур на FinFET транзисторах с независимыми затворами на основе выбора топологического шаблона и на основе технологии режущих слоев, разработаны топологические модели логических элементов для обоих методов. Для метода разработки топологии регулярных структур на основе технологии режущих слоев выведено формульное соотношение для определения количества различных вариантов топологии, изучен и доказан метод поиска наиболее компактных топологических структур и приведены компактные топологические схемы для логических элементов, построенных на IG FinFET транзисторов. Предложенный метод формирования схем на основе регулярных FinFET структур позволяет более эффективно использовать поликремний для реализации затворов транзисторов. В отличие от аналогичных методов, разработанный подход позволяет в 1,5 раза сократить площадь конечной топологии за счет уменьшения количества изолирующих затворов.

Скачать в PDF

Ключевые слова FinFET транзистор; логический синтез; топологический синтез; ориентированный ациклический граф последовательно-параллельных структур; регулярные структуры; топологический шаблон.
Библиографический список 1. Гаврилов С.В., Иванова Г.А., Стемпковский А.Л. Теоретико-графовая модель сложнофункциональных блоков для КМОП технологий с трехмерной структурой транзистора // Известия ЮФУ. Технические науки. – 2014. – № 7 (156). – C. 58-66.
2. Globalfoundries. Technology Solutions/CMOS. – https://www.globalfoundries.com/ technolo-gy-solutions/cmos.
3. Kushwah R., Chauhan M., Shrivastava P. and Akashe S. Modelling and simulation of FinFET circuits with predictive technology models // Radioelectronics and Communications Systems. – 2014. – Vol. 57, Issue 12. – P. 553-558.
4. Muttreja A., Agarwal N., Jha N.K. CMOS Logic Design with Independent-gate FinFETs // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. – 2007.
– P. 560-567.
5. Huang X., Lee W.-C., Kuo C., Hisamoto D. Sub 50-nm FinFET: PFET // Tech. Dig. IEDM, Washington, DC, 1999. – P. 67-70.
6. Collinge J.P. FinFETs and Other Multi-Gate Transistors. – New York: Springer, 2008. – 340 p.
7. Liu Y., Matsukawa T., Endo K., Masahara M. Cointegration of high-performance tied-gate three-terminal FinFETs and variable threshold-voltage independent-gate four-terminal FinFETs with asymmetric gate-oxide thicknesses // IEEE Electron Device Lett. – 2007. – Vol. 28, No. 6.
– P. 517-519.
8. Талалай М.С., Трушин К.В., Венгер О.В. Логический синтез комбинационных схем на основе транзисторных шаблонов с регулярной топологией // Информационные технологии. – 2011. – № 4 (176). – P. 2-7.
9. Гаврилов С.В., Жукова Т.Д., Иванова Г.А., Рыжова Д.И. Методы логико-временного проектирования библиотечных элементов и блоков СБИС для перспективных технологий с вертикальным затвором транзистора // VII Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем – 2016»: Сб. научн. тр. / под общей ред. А.Л. Стемпковского. Ч. I. – С. 56-63.
10. Гаврилов С.В., Иванова Г.А., Манукян А.А. Новые проблемы логико-топологического синтеза заказных сложно-функциональных блоков и методы их решения // Информаци-онные технологии. – 2014. – № 8. – С. 44-50.
11. Гаврилов С.В., Иванова Г.А., Манукян А.А. Методы проектирования заказных сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии // VI Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем - 2014»: Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. – М.: ИППМ РАН, 2014. Ч. I. – С. 161-166.
12. Gavrilov S., Ivanova G. Simultaneous Logic and Layout Synthesis for Fin-fet Based Elements with Regular Layout in Рolysilicon and Diffusion // Proceedings of IEEE East-West Design & Test Symposium (EWDTS’2015). – 2015. – P. 264-267.
13. Гаврилов С.В., Иванова Г.А., Щелоков А.Н. Методы логико-топологического синтеза библиотечных элементов для КМОП технологий с трехмерной структурой транзистора // Труды Международного конгресса по интеллектуальным системам и информационным технологиям – 2014, “IS&IT’14”. – С. 98-102.
14. Гаврилов С.В., Иванова Г.А., Волобуев П.С. Актуальные проблемы автоматизации логико-топологического проектирования библиотечных элементов и блоков СБИС для нанометровых технологий // Вестник Рязанского государственного радиотехнического университета. – 2014. – № 4 (Вып. 50). Ч. 1. – С. 69-77.
15. Гаврилов С.В., Рыжова Д.И. Маршрут логико-топологического синтеза комбинационных схем для КМОП технологий с трехмерным затвором транзистора // Известия ЮФУ. Технические науки. – 2016. – № 6 (179). – C. 131-141.
16. Bryant R.E. Graph-Based Algorithms for Boolean Function Manipulation // IEEE Trans. on Computers. – 1986. – P. 677-691.
17. Гаврилов С.В., Глебов А.Л. BDD-based circuit level structural optimization for digital CMOS // 1-st Intern. Workshop "Multi-Architecture Low Power Design". – Moscow, 1999. – P. 45-49.
18. Гаврилов С.В., Иванова Г.А., Рыжова Д.И. Интервальная модель задержек КМОП вен-тиля // IV Международная научно-практическая конференция «Отечественная наука в эпоху изменений: постулаты прошлого и теории нового времени». – 2014. – № 4. Ч. 4.
– С. 17-20.
19. Гаврилов С.В., Глебов А.Л., Стемпковский А.Л. Методы логического и логико-временного анализа цифровых КМОП СБИС. – M.: Наука, 2007. – 220 c.
20. Манукян А.А. Исследование и разработка методов логико-топологического синтеза библиотечных элементов и блоков для КМОП технологий с трёхмерным затвором транзистора: дисс. … канд. техн. наук. – 2015. – Режим доступа: https://www.miet.ru/upload/ iblock/d6b/Manukyan_Dis.pdf.

Comments are closed.