Статья

Название статьи МОДУЛЯРНО-ЛОГАРИФМИЧЕСКИЙ ПРОЦЕССОР
Автор И.П. Осинин
Рубрика РАЗДЕЛ I. ПРИНЦИПЫ ПОСТРОЕНИЯ И АРХИТЕКТУРА СУПЕРКОМПЬЮТЕРОВ
Месяц, год 11, 2016
Индекс УДК 004.272.34
DOI 10.18522/2311-3103-2016-11-1326
Аннотация Представлена организация перспективного арифметического модулярно-логарифмического процессора. Ключевое отличие от аналогов состоит в использовании непозиционной системы счисления на базе однородных вычислительных сред, что распараллелило вычисления вплоть до разрядов операнда, существенно повысив скорость вычислений, а также привнесло ряд уникальных свойств, значительно повысив надежность процесса счета. Применение системы остаточных классов совместно с логарифмической системой счисления вместо плавающей точки позволило использовать диапазон представления чисел аналогичный формату IEEE-754, отказавшись при этом от медленного округления и выравнивания порядков. Текущая реализация в виде IP-блока софт-процессора подтверждает реализуемость архитектурных особенностей, описанных в статье. В перспективе такой процессор может быть создан не только в качестве дополнения системы на кристалле, но и как самостоятельное устройство. Например, в виде арифметического ускорителя, подключаемого к компьютеру с традиционной архитектурой, либо в качестве центрального процессора на базе СБИС. В любом из этих вариантов высокая производи-тельность, масштабируемость и реконфигурируемость достигается за счет применения однородных вычислительных сред, функционирующих в базисе системы остаточных классов и логарифмической системы счисления. Сферами применения МЛП являются: высоко-производительные вычисления, требующие работы с большой разрядностью данных − 1024 бит и более (задачи моделирования климата, исследование электромагнитного рас-сеяния, исследование орбитальной эволюции небесных тел и другие), где за счет распараллеливания счёта на множество независимых остатков достигается прирост производи-тельности по сравнению с известными аналогами (например, для целых чисел минимум в два раза по сравнению с Intel AVX-512 при сокращении аппаратных затрат на 17 %); высоконадёжные вычисления, требующие постоянного контроля правильности вычислений (задачи наведения ракет, управления атомной электростанцией, функционирования космических аппаратов и подобные), где за счёт применения корректирующих свойств СОК достигается уменьшение аппаратных затрат по сравнению с аналогами.

Скачать в PDF

Ключевые слова Процессор; система остаточных классов; логарифмическая система счисления; реконфигурируемая архитектура; высоконадежные вычисления.
Библиографический список 1. Осинин И.П., Князьков В.С. Направления развития архитектуры реконфигурируемых вычислительных платформ // Математическое моделирование развивающейся экономики, экологии и технологий (ЭКОМОД-2016): Труды IX Всероссийской научной конференции (Киров, 4-9 июля 2016 г.). – Киров: Изд-во ВятГУ, 2016. – С. 486-495.
2. Червяков Н.И. Модулярные параллельные вычислительные структуры нейропроцессорных систем. – М.: Изд-во Физматлит, 2003. – 288 с.
3. Omondi A. Residue Number System: Theory and Implementation. – London: Imperial College Press, 2007. – 312 p.
4. Магометов Ш.Г. Передача и прием данных в вычислительных устройствах с использованием системы остаточных классов. – URL: http://www.mathnet.ru/vagtu355 (дата обращения: 24.10.2015).
5. Калмыков И.А. Теоритические основы вычислений в полиномиальной системе классов вычетов, ориентированных на построение отказоустойчивых систем. – Ставрополь: Изд-во СКФУ, 2006. – 347 с.
6. Coleman J.N., Chester E.I. Arithmetic on the European Logarithmic Microprocessor // IEEE Transactions on Computers. – 2000. – Vol. 49, No. 7. – P. 702-715.
7. Ismail R.C., Hussin R., Muzad S.A. Interpolator Algorithms for approximating the LNS addition and substraction // IEEE International Conference on Circuits and Systems (ICCAS). Kaula Lumpur, 3-4 Oct. 2012. – P. 174-179.
8. Каляев И.А. Реконфигурируемые мультиконвейерные вычислительные структуры.
– Ростов-на-Дону: Изд-во ЮНЦ РАН, 2008. – 320 с.
9. Патент 2477513 РФ. МПК G06F7/72. Ячейка однородной вычислительной среды, одно-родная вычислительная среда и устройство для конвейерных арифметических вычислений по заданному модулю / Осинин И.П., Князьков В.С. Опубл. 10.03.2013г., Бюл. №7.
10. Осинин И.П., Князьков В.С. Организация параллельно-конвейерной СБИС-структуры с реконфигурируемой микроядерной архитектурой // Известия высших учебных заведений. Поволжский регион. Серия: Технические науки. – 2013. – № 3. – С. 74-83.
11. Патент 2491612 РФ. Способ организации вычислений суммы n m-разрядных чисел / Осинин И.П., Князьков В.С. Опубл. 27.08.2013г., Бюл. №24.
12. Осинин И.П., Князьков В.С. Концепция разрядно-параллельного арифметико-логического устройства на базе СБИС-структур // Супервычисления и математическое моделирование: Труды международной научной конференции (Саров, 15 октября 2012 г.). – Саров: РФЯЦ-ВНИИЭФ, 2013. – С. 449-458.
13. 754-2008 – IEEE Standard for floating-Point Arithmetic. Revision of ANSI/IEEE Std 754-1985. – Режим доступа: http://www. ieeexplore.ieee.org, 2008.
14. Осинин И.П. Высоконадежный модулярно-логарифмический процессор с реконфигурируемой архитектурой // Параллельные вычислительные технологии (ПаВТ’2016): Труды международной научной конференции (Архангельск, 28 марта – 1 апреля 2016 г.). – Челябинск: Изд-во ЮУрГУ, 2016. – С. 642-654.
15. Оцоков Ш.А. Структурная организация нейропроцессора использованием модели без-ошибочных вычислений // Нейрокомпьютеры: разработка и применение. – 2004. – № 12.
16. Ismail R.C. and Coleman J.N. ROM-less LNS // 20th IEEE Symposium on Computer Arith-metic (ARITH). – July 2011. – P. 43-51.
17. Coleman J.N., Softley C.I., Kadlec J., Matousek R., Tichy M., Pohl Z., Hermanek A., and Benschop N.F. The European Logarithmic Microprocessor // IEEE Transactions on Computers. – April 2008. – No. 57 (4). – P. 532-546.
18. Intel® Xeon Phi™ Coprocessor. – Режим доступа: software.intel.com/sites/ de-fault/files/managed/ee/4e/intel-xeon-phi-coprocessor-quick-start-developers-guide.pdf.
19. Optimizing Performance with Intel® Advanced Vector Extensions. Режим доступа: www.intel.com/content/dam/www/public/ us/en/documents/white-papers/ performance-xeon-e5-v3-advanced-vector-extensions-paper.pdf.
20. Алгоритм Карацубы умножения чисел. – Режим доступа: https://compscicenter.ru/ me-dia/course_ class_attachments/02-01-multiplication.pdf.

Comments are closed.