Статья

Название статьи ОБ ОДНОМ МЕТОДЕ РАСЧЕТА ОЦЕНКИ ВРЕМЕННОЙ ЗАДЕРЖКИ ЦЕПИ
Автор А.А. Лежебоков
Рубрика РАЗДЕЛ II. АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ
Месяц, год 09, 2008
Индекс УДК 681.03
DOI
Аннотация В работе рассматривается методика оценки временной задержки, возникающей на межсоединениях цепи, при решении NP-трудной задачи размещения элементов в решетку. В основе идеи лежит методика построения модели цепи на основе дерева Штейнера в ортогональной метрике и оценка временной задержки на каждом участке цепи. Проанализированы имеющиеся модели, используемые для расчета задержек. Предложена пошаговая процедура для расчета оценки временной задержки. Экспериментальные исследования показали достаточную точность предлагаемой модели и эффективность её применения в генетических алгоритмах в качестве целевой функции.

Скачать в PDF

Ключевые слова задача размещения, NP-задача, СБИС, модель Эльмора, дерево Штейнера, генетические алгоритмы.
Библиографический список 1. Adya S.N., Yildiz M., Markov I.L., Villarrubia P.G., Parakh P.N., Madden P.H. Benchmarking for large-scale placement and beyond. In Proceedings of the International Symposium on Physical Design. ACM, Monterey, 2003
2. Shervani N. Algorithms for VLSI physical design automation. – USA, Kluwer Academy Pulisher, 1995. – p. 538.
3. Ginneken L.P. Buffer placement in distributed RC-tree networks for minimal Elmore delay // In Proc. IEEE Int. Symp. on Circuits and Systems. 1990. – p. 865-868.
4. Cong J., He L., Koh C. and Pan Z. Global interconnect sizing and spacing with consideration of coupling capacitance // In Proc. Int. Conf. on Computer Aided Design. 1997. – p. 570-573.
5. Cong J., Koh C. and Leung K. Simultaneous buffer and wire sizing for performance and power optimization // In Proc. Int. Symp. on Low Power Electronics and Design. Aug. 1996. – p. 271-276.
6. Tetsushi Koide, Mitsuhiro Ono, A New Performance Driven Placement Method with the Elmore Delay Model for Row Based VLSIs, 2003.
7. Shantanu Dutt, Huan Ren, Fenghua Yuan and Vishal Suthar, “A Network-Flow Approach to Timing-Driven Incremental Placement for ASICs, ICCAD 2006.

Comments are closed.