Статья

Название статьи МЕТОДЫ ДЕКОМПОЗИЦИИ ЭЛЕКТРИЧЕСКИХ ЦЕПЕЙ ДЛЯ СХЕМОТЕХНИЧЕСКИХ САПР СБИС
Автор В.В. Денисенко
Рубрика РАЗДЕЛ II. АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ
Месяц, год 09, 2008
Индекс УДК 621.382
DOI
Аннотация Предложен метод синтеза сшивающих многополюсников, предназначенных для моделирования по частям электрических цепей в САПР СБИС. Метод позволяет получить не только известные структуры, но и множество новых цепей с различными свойствами. В качестве примера получены девять цепей, из которых 5 являются известными и 4 – новыми. Общее количество сшивающих многополюсников, которые могут быть получены предложенным методом, составляет около сотни.

Скачать в PDF

Ключевые слова методы релаксации, моделирования по частям, моделирование СБИС, сшивающие многополюсники.
Библиографический список 1. Денисенко В.В. Проблемы схемотехнического моделирования КМОП СБИС // Компоненты и технологии. – 2002, №3. − С. 74-78; продолжение: Компоненты и технологии.– 2002, №4. − С. 100-104.
2. Dmitriev-Zdorov V.B., Multicycle Generalization of Relaxation-Based Algorithms for Circuit and System Simulation. − GMD – Forschungzentrum Informationstechnik GmbH, Sankt Augustin, 1997. – 158 p.
3. Chen C.-J., Lee C.-J., Yu J.-L., Yang T.-N. A Backward-Traversing Method for Subcircuit Scheduling of Relaxation-Based Circuit Simulation // First International Conference on Innovative Computing, Information and Control, ICICIC '06, vol. 3, 30-01 Aug. 2006,
pp. 157-160.
4. Gander M.J., Ruehli A.E. Solution of large transmission line type circuits using a new optimized waveform relaxation partitioning // 2003 IEEE International Symposium on Electromagnetic Compatibility, vol. 2, 18-22 Aug. 2003, p. 636-641.
5. Канторович Л.В., Акилов Г.П. Функциональный анализ. – М.: Наука, 1977. – 742 с.
6. Circuit Analysis, Simulation and Design. VLSI Circuit Analysis and Simulation. Edited by A.E. Ruehli. − Elseviers Science Publishers B.V., New York, 1987. – 282 p.
7. Wang R., Wing O. Waveform relaxation on tightly coupled systems // IEEE Int. Symp. on Circuits and Systems, 1991, pp. 2280-2283.
8. Liu Y., Steurer M., Woodruff S., Ribeiro P.F. A novel power quality assessment using real time hardware-in-the-loop simulation // 11th International Conference on Harmonics and Quality of Power, 2004, pp. 690-695.
9. Denisenko V.V. Spice-like simulation using real devices instead of their mathematical models // Proc. 1998 Intern. Conf. on Modeling and Simulation of Microsystems, Semiconductors, Sensors and Actuators, Santa Clara, CA, USA, April 6-8, 1998, pp. 257-262.
10. Ren, W., Steurer M., Baldwin T.L. Improve the Stability and the Accuracy of Power Hardware-in-the-Loop Simulation by Selecting Appropriate Interface Algorithms // IEEE Transactions on Industry Applications, Vol. 44, No. 4, 2008, pp. 1286-1294.
11. Денисенко В.В. Топологическое преобразование источников тока в цепи с источниками напряжения (прямое и дуальное) // Методы и средств аналоговой и цифровой обработки информации. − Таллин: АН ЭССР, 1988. − С. 164-169.
12. Денисенко В.В. Частично-дуальное топологическое преобразование электрических цепей // Электронное моделирование. – 1987, №1. − С. 90-93.
13. Денисенко В.В. Топологический синтез обратимых электронных цепей // Электронное моделирование. – 1988, №3. − С. 22-27.

Comments are closed.