Статья

Название статьи ПРИМЕНЕНИЕ СТРУКТУРНОЙ ИЗБЫТОЧНОСТИ ДЛЯ ПОВЫШЕНИЯ НАДЕЖНОСТИ АРИФМЕТИЧЕСКОГО УЗЛА ВЫЧИСЛИТЕЛЬНОГО ЭЛЕМЕНТА БИМОДУЛЬНОЙ АРИФМЕТИКИ
Автор В.М. Амербаев, Е.С. Балака, А.Н. Щелоков
Рубрика РАЗДЕЛ VI. ВЫЧИСЛИТЕЛЬНЫЕ КОМПЛЕКСЫ НОВОГО ПОКОЛЕНИЯ И НЕЙРОКОМПЬЮТЕРЫ
Месяц, год 07, 2014
Индекс УДК 004.272.2
DOI
Аннотация Проводилось исследование аппаратных методов повышения надежностных характеристик арифметического узла вычислительного элемента, реализованного на бимодульной арифметике. Вычислительный элемент по модулю (ВЭ) сам по себе является минимальной вычислительной единицей, входящей в состав модулярного процессора, имеющего структуру многослойной решетчатой сети. Достоинством такого структурного решения является устранение избыточной аппаратуры на выполнение немодульных операций, их параллельного выполнения на вычислительных элементах, а также распространение конструкций сбое- и отказоустойчивых вычислений не только на модульные, но и на немодульные операции. Выбор, в качестве базиса, бимодульной арифметики для построения ВЭ обоснован более экономичным с точки зрения аппаратных затрат построением основных его узлов. В рамках исследования рассматривались наиболее известные виды контроля: контроль по модулю, дублирование, тройное резервирование с использованием мажоритарных элементов. Для проведения экспериментов, были разработаны специальные программы-скрипты, генерирующие Verilog описания арифметического узла совместно с рассматриваемыми схемами контроля, проведено сравнение полученных результатов по площади, занимаемой дополнительной контрольной аппаратуры, а также по потери производительности относительно незащищенных схем.

Скачать в PDF

Ключевые слова Модулярный процессор; бимодульная арифметика; методы аппаратного контроля.
Библиографический список 1. Акушский И.Я., Юдицкий Д.М. Машинная арифметика в остаточных классах. – М.: Сов. радио, 1968. – 440 с.
2. Щелкунова Ю.О., Калмыков М.И., Гончаров П.С., Петрова Е.В. Разработка методики построения непозиционного процессора с деградируемой структурой // Успехи современного естествознания. – 2014. – № 3. – C. 124-130.
3. Matutino P., Pettenghi H., Chaves R. and Sousa L. RNS arithmetic units for modulo {2n ± k}," in Digital System Design (DSD), 2012 15th Euromicro Conference on, September 2012. – P. 795-802.
4. Стемпковский А.Л., Амербаев В.М., Корнилов А.И. Модулярная логарифметика – новые возможности для проектирования модулярных вычислителей и преобразователей (краткий обзор) // IV Всероссийская научно-техническая конференция «Проблемы разработки перспективных микро- и наноэлектронных систем – 2010»: Cб. научн. тр. / Под общ. ред. А.Л. Стемпковского. – М.: ИППМ РАН, 2010.
5. Geden B. Understand and Avoid Electromigration (EM) & IR-drop in Custom IP Blocks // Synopsys Webinars. – 2011.
6. Стемпковский А.Л., Амербаев В.М., Соловьев Р.А. Вычислительный элемент модулярной арифметики. Патент РФ № 123995 от 10 января 2013 г.
7. Амербаев В.М., Балака Е.С. Арифметическое устройство бимодульной арифметики конечного поля GF(P) // Research Journal of International Studies XX(17). – P. 2; 5-9.
8. Поспелов Д.А. Арифметические основы вычислительных машин дискретного действия. – М.: Высшая школа, 1970. – 308 c.
9. Кузьмин И.В., Бурназян Р.Г., Ковергин А.А. Аппаратный контроль электронных цифровых вычислительных машин. – М.: Энергия, 1974.
10. Амосов В.В. Схемотехника и средства проектирования цифровых устройств. – СПб.: БХВ-Петербург, 2007. – 542 c.
11. Корнилов А.И., Семенов М.Ю., Ласточкин О.В., Калашников В.С. Принципы построения специализированных вычислителей с применением модулярной арифметики // Проблемы разработки перспективных микроэлектронных систем – 2005. Сборник научных трудов / Под общ. ред. А.Л.Стемпковского. – М.: ИППМ РАН, 2005. – С. 346-351.

Comments are closed.